集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS ˚F
ANOUT
B
UFFER
F
EATURES
•
8 LVCMOS / LVTTL输出（ 7Ω典型的输出阻抗）
•
可选LVCMOS_CLK或差分CLK ， NCLK
输入
•
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
•
最大输出频率： 350MHz的
•
输出偏斜： （ 3.3V ± 5 ％ ） ：在100ps （最大）
•
部分部分歪斜： （ 3.3V ± 5 ％ ） ： 1ns的（最大）
•
电源电压模式：
（核心/输出）
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
•
-40 ° C至85°C的工作环境温度
•
可用两种，标准及RoHS /无铅
兼容封装
G
ENERAL
D
ESCRIPTION
该ICS8308I是一种低扭曲， 1至8扇出缓冲器
和HiPerClockS成员™系列
从ICS高性能时钟解决方案。该
ICS8308I有两个可选的时钟输入。该
CLK ， NCLK对可以接受大多数差分输入
的水平。该LVCMOS_CLK能接受LVCMOS或LVTTL
输入电平。低阻抗LVCMOS / LVTTL输出
设计用于驱动50Ω串联或并联终止
传输线。有效的扇出可以增加
从8到16 ，利用该输出来驱动两个的能力
串联端接的传输线。
该ICS8308I的特点是3.3V核心/ 3.3V输出，
3.3V核心/ 2.5V输出或2.5V核心/ 2.5V输出操作。
保证出力和部分零件偏斜特性使
该8308I非常适合那些需要时钟分配应用程序
明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
上拉
D
Q
LE
1
P
IN
A
SSIGNMENT
Q0
GND
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
GND
Q1
V
DDO
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DDO
Q2
GND
Q3
V
DDO
Q4
GND
Q5
V
DDO
Q6
GND
Q7
LVCMOS_CLK
上拉
CLK
上拉
NCLK
下拉
CLK_SEL
上拉
Q0
0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
ICS8308I
24引脚， 300mil的TSSOP
4.4毫米X 7.8毫米X 0.92毫米体封装
G封装
顶视图
OE
上拉
8308AGI
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年7月25日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
