初步
集成
电路
系统公司
ICS83940I-01
L
OW
S
KEW
, 1-
TO
-18
LVPECL-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
F
EATURES
•
18 LVCMOS / LVTTL输出， 23Ω的典型输出阻抗
•
可选LVCMOS_CLK或LVPECL时钟输入
•
LVCMOS_CLK支持以下输入类型：
LVCMOS或LVTTL
•
PCLK ， nPCLK支持以下输入类型：
LVPECL ， CML ， SSTL
•
最大输出频率： 250MHz的
•
输出偏斜： 150ps的（最大）
•
部分到部分偏斜： 750ps （最大）
•
全3.3V ， 2.5V或混合3.3V，2.5V供电模式
•
-40 ° C至85°C的工作环境温度
•
引脚与单电源供电的MPC940L兼容
应用
G
ENERAL
D
ESCRIPTION
该ICS83940I -01是一种低歪斜， 1至18
ICS
LVPECL到LVCMOS / LVTTL扇出缓冲器和
HiPerClockS ™
在HiPerClockS ™系列高性的成员
从曼斯ICS的时钟解决方案。该
ICS83940I - 01有两个可选的时钟输入。
在PCLK ， nPCLK对可以接受LVPECL ， CML或SSTL
输入电平。单端时钟输入接受LVCMOS
或LVTTL输入电平。低阻抗LVCMOS / LVTTL
输出设计用于驱动50Ω串联或并联termi-
经过NAT传输线。有效的扇出可以增加
从18到36通过利用该输出来驱动2的能力
一系列的终止线。
该ICS83940I -01的特点是在全3.3V ，充满2.5V和
混合3.3V输入和2.5V输出工作电源模式。瓜尔
输出及担和零件到部件歪斜的特点使
ICS83940I -01非常适合那些时钟分配DE-应用
朱古力定义良好的性能和可重复性。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
GND
V
DDO
Q3
Q4
Q5
Q0
Q1
Q2
32 31 30 29 28 27 26 25
GND
CLK_SEL
PCLK
NPCLK
LVCMOS_CLK
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q17
Q16
Q15
GND
Q14
Q13
Q12
V
DDO
24
23
22
Q6
Q7
Q8
V
DDO
Q9
Q10
Q11
GND
GND
LVCMOS_CLK
0
18
Q0:Q17
CLK_SEL
PCLK
NPCLK
V
DD
V
DDO
ICS83940I-01
21
20
19
18
17
1
32引脚LQFP
ÿ Pacakge
采用7mm x 7mm X 1.4毫米包体
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
83940DYI-01
www.icst.com/products/hiperclocks.html
1
REV 。一个2004年3月1日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
