集成
电路
系统公司
ICS83940D
L
OW
S
KEW
, 1-
TO
-18
LVPECL-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
F
EATURES
•
18 LVCMOS / LVTTL输出
•
可选LVCMOS_CLK或LVPECL时钟输入
•
PCLK , nPCLK支持以下输入类型:
LVPECL , CML , SSTL
•
LVCMOS_CLK接受下列输入电平:
LVCMOS或LVTTL
•
最大输出频率: 250MHz的
•
输出偏斜: 150ps的(最大)
•
部分部分歪斜: 750ps (最大)
•
附加相位抖动, RMS : < 0.03ps (典型值)
•
全3.3V和2.5V或3.3V混合内核, 2.5V输出
供应模式
•
0 ° C至70 ° C的环境工作温度
•
无铅封装
•
引脚与MPC940L兼容
G
ENERAL
D
ESCRIPTION
该ICS83940D是一种低歪斜, 1至18 LVPECL-
到LVCMOS / LVTTL扇出缓冲器和成员
HiPerClockS ™
在HiPerClockS的™系列高性能
从ICS时钟解决方案。该ICS83940D有
两个可选的时钟输入。在PCLK , nPCLK
对可以接受LVPECL , CML ,或SSTL输入电平。该
LVCMOS_CLK能接受LVCMOS或LVTTL输入电平。
低阻抗LVCMOS / LVTTL输出设计
驱动50Ω串联或并联端接传输线。
ICS
该ICS83940D的特点是在全3.3V和2.5V或混合
3.3V内核, 2.5V输出工作电源模式。保证
输出部分,以部分偏移特性使
ICS83940D适合那些时钟分配应用程序
苛刻的良好定义的性能和可重复性。
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
GND
V
DDO
Q0
Q1
Q2
Q3
Q4
Q5
CLK_SEL
PCLK
NPCLK
LVCMOS_CLK
GND
18
Q0:Q17
1
32 31 30 29 28 27 26 25
0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q17
Q16
Q15
GND
Q14
Q13
Q12
V
DDO
24
23
22
Q6
Q7
Q8
V
DD
Q9
Q10
Q11
GND
GND
LVCMOS_CLK
CLK_SEL
PCLK
NPCLK
V
DD
V
DDO
ICS83940D
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
ÿ Pacakge
顶视图
83940DY
www.icst.com/products/hiperclocks.html
1
REV 。 B 2004年6月15日