集成
电路
系统公司
ICS83948I-147
L
OW
S
KEW
, 1-
TO
-12
D
。微分
-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
F
EATURES
•
十二个LVCMOS / LVTTL输出
•
可选的LVCMOS / LVTTL时钟
或差分CLK ， NCLK输入
•
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
•
LVCMOS_CLK接受下列输入电平：
LVCMOS或LVTTL
•
输出频率： 350MHz的（最大）
•
输出偏移（在3.3V ± 5 ％ ） ：在100ps （最大）
•
部分到部分歪斜（在3.3V ± 5 ％ ） ： 1ns的（最大）
•
全3.3V或2.5V的全工作电源
•
-40 ° C至85°C的工作环境温度
•
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS83948I -147是一种低歪斜， 1至12
差分至LVCMOS / LVTTL扇出缓冲器和
HiPerClockS ™
在HiPerClockS ™系列高成员
从ICS性能的时钟解决方案。该
ICS83948I -147有两个可选的时钟输入。
在CLK ， NCLK对可以接受最标准差
输入电平。该LVCMOS_CLK能接受LVCMOS或
LVTTL输入电平。低阻抗LVCMOS / LVTTL输出
看跌期权是专为驱动50Ω串联或并联终止
传输线。有效的扇出可以增加
从12到24通过利用该输出来驱动2的能力
一系列的终止线。
IC
S
该ICS83948I - 147的特点是在全3.3V或2.5V满
工作电源模式。保证输出和器件之间的部分
歪斜的特点使ICS83948I -147非常适合那些
时钟分配的应用要求明确per-
性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
LVCMOS_CLK
CLK
NCLK
1
Q0
0
Q1
CLK_SEL
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
OE
P
IN
A
SSIGNMENT
GND
GND
V
DDO
V
DDO
Q0
Q1
Q2
Q3
32 31 30 29 28 27 26 25
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
GND
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
Q11
V
DDO
Q10
GND
Q9
V
DDO
Q8
GND
24
23
22
GND
Q4
V
DDO
Q5
GND
Q6
V
DDO
Q7
ICS83948I-147
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
83948AYI-147
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年11月21日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
