集成
电路
系统公司
ICS8431-21
350MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
O
SCILLATOR
-
TO
-3.3V LVPECL ˚F
Characteristic低频
S
YNTHESIZER
F
EATURES
•
完全集成的PLL
•
差分LVPECL 3.3V输出
•
晶体振荡器接口
•
输出频率范围：为的62.5MHz 350MHz的
•
晶振输入频率范围： 14MHz至25MHz的
•
VCO范围： 250MHz的700MHz的到
•
可编程PLL环路除法器，用于产生多种
输出频率
•
扩频时钟（ SSC）固定在1 /2％调制
适用于需要超低EMI环境
•
PLL旁路模式，支持在线检测和片上
功能块特性
•
周期到周期抖动： 30PS （最大值）
•
3.3V电源电压
•
0 ° C至85°C的工作环境温度
•
替换ICS8431-01和ICS8431-11
•
无铅封装，完全符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS8431-21是一种通用的时钟频率
ICS
昆西合成的IA64 / 32应用程序和
HiPerClockS ™
在HiPerClockS ™系列高性的成员
formance的时钟解决方案，从ICS 。在OP- VCO
erates在250MHz到700MHz的频率范围
提供的62.5MHz的输出频率范围350MHz的。
输出频率可以通过使用并行IN-被编程
terface ，通过M8 M0到配置的逻辑，并输出
分控制引脚， DIV_SEL 。扩频时钟是亲
通过控制输入SSC_CTL0和SSC_CTL1编程。
该ICS8431-21支持4 OP-的可编程功能
erational模式。这四种模式被扩频顺时针
荷兰国际集团（SSC ），非扩频时钟和两种测试模式
标签：这是由SSC_CTL [0 1]的控制。不像其他
合成时， ICS8431-21可以立即改变
无需重置设备扩频操作。
在SSC的模式中，输出时钟被调制，以实现
在电磁干扰的减小。在一个PLL的旁路测试模式，则
PLL被断开的作为源的差分输出
从而允许外部源被连接到所述TEST_I / O的
引脚。这对于在电路测试是有用的，并且允许differen-
TiAl金属输出要在较低的频率在整个驱动
系统时钟树。在其它的PLL旁路模式，在该振荡器
器分频器用作源两者的M和的F out
由2分频为表征振荡器，这是有用的，并
内部分频器。
B
LOCK
D
IAGRAM
XTAL_IN
OSC
XTAL_OUT
÷
16
P
IN
A
SSIGNMENT
M0
M1
M2
M3
M4
M5
M6
M7
M8
SSC_CTL0
SSC_CTL1
V
EE
TEST_I / O
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
nP_LOAD
V
CC
XTAL_IN
XTAL_OUT
nc
nc
V
CCA
V
EE
MR
DIV_SEL
V
CCO
FOUT
NFOUT
V
EE
PLL
相
探测器
÷2
VCO
÷
M
÷4
FOUT
NFOUT
ICS8431-21
TEST_I / O
CON组fi guration
逻辑
SSC
控制
逻辑
M0:M8
28引脚SOIC
7.5毫米X 18.05毫米X 2.25毫米包体
男包
顶视图
nP_LOAD
SSC_CTL0
SSC_CTL1
DIV_SEL
8431AM-21
www.icst.com/products/hiperclocks.html
1
REV 。一个2005年4月27日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
