集成
电路
系统公司
ICS843002-01
F
EMTO
C
锁
™ C
RYSTAL
-
TO
-
3.3V LVPECL ˚F
Characteristic低频
S
YNTHESIZER
并联谐振26.5625MHz晶体被使用。在C1 = 27pF
和C2 = 33pF的被推荐用于频率精度。为
不同的电路板布局中， C1和C2可以稍微调整
用于优化的频率精度。
L
AYOUT
G
UIDELINE
图4a
示出了ICS843002-01的示意例子。
LVEPCL终止的一个例子示于这个原理图。
额外的LVPECL终止的方法示于
LVPECL终止应用笔记。在这个例子中，一个18 pF的
ZO = 50欧姆
VCC
R2
10
VCCA
+
ZO = 50欧姆
VCC
VCCO
C6
0.1u
R4
50
R6
50
-
C3
10uF
C4
0.01u
逻辑控制输入例子
VCC
10
9
8
7
6
5
4
3
2
1
C7
0.1u
U1
ICS843002-01
VCC
F_SEL0
VCCA
nc
nPLL_SEL
MR
nQ0
Q0
VCCO
nc
一套逻辑
INPUT TO
'1'
RU1
1K
VCC
一套逻辑
INPUT TO
'0'
RU2
未安装
R5
50
VCC=3.3V
F_SEL1
XTAL_OUT
XTAL_IN
TEST_CLK
nXTAL_SEL
VCC
VEE
nQ1
Q1
VCCO
VCCO=3.3V
ZO = 50欧姆
+
ZO = 50欧姆
VCCO
C8
0.1u
R7
50
R8
50
-
以逻辑
输入
引脚
RD1
未安装
RD2
1K
以逻辑
输入
引脚
C2
33pF
X1
25 MHZ
18pF
C1
27pF
VCC
11
12
13
14
15
16
17
18
19
20
R9
50
C9
0.1u
F
IGURE
4A 。 ICS843002-01 S
电气原理
E
XAMPLE
PC B
OARD
L
AYOUT
E
XAMPLE
图4b
显示ICS843002-01交媾的例子板lay-
出。在这个例子中所示的晶体X1足迹允许IN-
任一表面的stallation贴装HC49S或通孔HC49
封装。其它组分在本实施例的脚印
中列出的
表6 。
应该有至少一个去耦
电容器每个电源引脚。去耦电容应
位于尽可能靠近电源引脚。布局AS-
sumes该主板拥有干净的模拟电源地平面。
T
ABLE
6. F
OOTPRINT
T
ABLE
参考
C1, C2
C3
C4, C5, C6, C7, C8
SIZE
0402
0805
0603
R2
0603
注：表6列出了组件尺寸
在此布局的例子所示。
F
IGURE
4B 。 ICS843002-01 PC B
OARD
L
AYOUT
E
XAMPLE
843002AG-01
www.icst.com/products/hiperclocks.html
10
REV 。 B 2005年5月6日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
