集成
电路
系统公司
ICS85304-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-3.3V LVPECL ˚F
ANOUT
B
UFFER
F
EATURES
•
5 3.3V的差分LVPECL输出
•
选择CLK ， NCLK或LVPECL时钟输入
•
CLK ， NCLK对可以接受以下差分输入
级别： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
•
PCLK ， nPCLK支持以下输入类型：
LVPECL ， CML ， SSTL
•
最大输出频率高达650MHz的
•
任何转换单端输入信号为3.3V LVPECL
与NCLK输入电阻偏置电平
•
输出偏斜： 35ps （最大）
•
部分到部分偏斜： 150ps的（最大）
•
传播延迟： 2.1ns （最大值）
•
工作电压3.3V
•
0 ° C至70 ° C的环境工作温度
•
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS85304-01是一个低偏移，高perfor-
曼斯1至5差分至3.3V的LVPECL扇出
HiPerClockS ™
缓冲区和HiPerClockS成员™系列
从ICS高性能时钟解决方案。
该ICS85304-01有两个可选的IN-时钟
放。在CLK ， NCLK对可以接受最标准的differen-
TiAl基的输入电平。在PCLK ， nPCLK对可以接受LVPECL ，
慢性粒细胞白血病，或SSTL输入电平。时钟使能内部同步
chronized消除矮时钟脉冲输出能很好地协同
荷兰国际集团时钟异步断言/取消断言启用
引脚。
,&6
保证输出部分，以部分偏移特性
使ICS85304-01适合那些应用
苛刻的良好定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK
NCLK
PCLK
NPCLK
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
CLK_EN
V
CC
NPCLK
PCLK
V
EE
NCLK
CLK
CLK_SEL
V
CC
0
0
1
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
Q4
nQ4
ICS85304-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
85304AG-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2001年7月13日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
