集成
电路
系统公司
ICS8523I
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-HSTL ˚F
ANOUT
B
UFFER
F
EATURES
•
4个差分HSTL输出兼容
•
可选diffferential CLK ， NCLK或LVPECL时钟输入
•
CLK ， NCLK对可以接受以下差异
输入电平： LVDS ， LVPECL ， HSTL ， SSTL ， HCSL
•
PCLK ， nPCLK支持以下输入类型：
LVPECL ， CML ， SSTL
•
最大输出频率： 650MHz的
•
任何转换单端输入信号， HSTL
与NCLK输入电阻偏置电平
•
输出偏斜： 50ps的（最大）
•
部分到部分歪斜： 250PS （最大值）
•
传播延迟： 1.6ns （最大值）
•
3.3V内核， 1.8V输出工作电源
•
无铅封装
•
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS8523I是一个低偏移，高perfor-
曼斯1至4差分至HSTL扇出缓冲器
HiPerClockS ™
和HiPerClockS成员™系列高
从ICS性能的时钟解决方案。该
ICS8523I有两个可选的时钟输入。该
CLK ， NCLK对可以接受最标准的差分输入
的水平。在PCLK ， nPCLK对可以接受LVPECL ， CML ，或
SSTL输入电平。时钟使能内部同步
消除欠幅脉冲，在异步输出
时钟的断言/取消断言使能引脚。
ICS
保证输出部分，以部分偏移特性
使ICS8523I适合那些要求苛刻的应用
明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK
NCLK
PCLK
NPCLK
0
1
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
P
IN
A
SSIGNMENT
GND
CLK_EN
CLK_SEL
CLK
NCLK
PCLK
NPCLK
nc
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
DDO
Q1
nQ1
Q2
nQ2
V
DDO
Q3
nQ3
CLK_SEL
ICS8523I
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米体封装
G封装
顶视图
8523BGI
www.icst.com/products/hiperclocks.html
1
REV 。 Ç 2004年9月16日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
