集成
电路
系统公司
ICS8624
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-HSTL ž
ERO
D
ELAY
B
UFFER
F
EATURES
•
完全集成的PLL
•
5差分HSTL输出
•
可选的差分CLKX ， nCLKx输入对
•
CLKX ， nCLKx对可以接受以下差异
输入电平： LVPECL ， LVDS ， HSTL ， SSTL ， HCSL
•
输出频率范围： 31.25MHz到700MHz的
•
输入频率范围： 31.25MHz到700MHz的
•
VCO范围： 250MHz的700MHz的到
•
对于“零延迟”时钟再生外部反馈
•
周期到周期抖动：为25ps （最大）
•
输出偏斜：为25ps （最大）
•
静态相位偏移： ± 100ps的
•
3.3V内核， 1.8V输出工作电源
•
0 ° C至70 ° C的环境工作温度
•
无铅封装
•
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8624是一种高性能， 1至5
差分到HSTL零延迟缓冲器和
HiPerClockS ™
在HiPerClockS ™系列高成员
从ICS性能的时钟解决方案。该
ICS8624有两个可选的时钟输入对。
在CLK0 ， nCLK0和CLK1 ， nCLK1对可以接受的最
标准的差分输入级。压控振荡器工作在频
昆西范围为250MHz到700MHz的的。利用中的一个
输出作为反馈到PLL ，输出频率达
700MHz的可以具有零延迟相对于再生
的输入。双参考时钟输入，支持冗余时钟
或多个参考应用。
ICS
B
LOCK
D
IAGRAM
Q0
nQ0
PLL_SEL
÷4, ÷8
0
1
1
P
IN
A
SSIGNMENT
PLL_SEL
GND
GND
V
DDO
V
DDA
nQ4
V
DD
Q4
Q1
nQ1
0
CLK0
nCLK0
CLK1
nCLK1
CLK_SEL
FB_IN
nFB_IN
32 31 30 29 28 27 26 25
Q2
nQ2
Q3
nQ3
SEL0
SEL1
CLK0
nCLK0
CLK1
nCLK1
CLK_SEL
MR
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
DD
nFB_IN
FB_IN
GND
GND
nQ0
Q0
V
DDO
24
23
22
V
DDO
Q3
nQ3
Q2
nQ2
Q1
nQ1
V
DDO
PLL
Q4
nQ4
ICS8624
21
20
19
18
17
SEL0
SEL1
MR
32引脚LQFP
采用7mm x 7mm X 1.4毫米体封装
Y封装
顶视图
8624BY
www.icst.com/products/hiperclocks.html
1
REV 。 Ç 2004年6月15日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
