集成
电路
系统公司
ICS8761
L
OW
V
oltage
, L
OW
S
KEW
,
PCI / PCI -X ç
LOCK
G
enerator
F
EATURES
•
完全集成的PLL
•
17 LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
•
可选晶体振荡器接口或
LVCMOS / LVTTL REF_CLK
•
最大输出频率： 166.67MHz
•
最大晶振输入频率： 38MHz
•
最大REF_CLK输入频率： 83.33MHz
•
个别银行可选择的输出分频器
生成33.333MHz ， 66.66MHz ， 100MHz至
同时133.333MHz
•
生成的PCI / PCI -X不同的反馈控制
从20MHz的或25MHz晶体或33.333MHz频率
或66.666MHz参考频率
•
周期到周期抖动： 70ps （最大）
•
周期抖动， RMS ： 17ps （最大）
•
输出偏斜： 230ps （最大）
•
银行歪斜： 40ps的（最大）
•
静态相位偏移： 0 ± 150ps的（最大）
G
ENERAL
D
ESCRIPTION
该ICS8761是一款低电压，低偏移的PCI /
PCI -X时钟发生器和的一员
HiPerClockS ™
HiPerClocks ™系列高性能时钟
从IC解决方案。该ICS8761有一个可选的
REF_CLK或晶体输入。在REF_CLK输入
接受LVCMOS或LVTTL输入电平。该ICS8761有
完全集成的PLL与频率可配置的时钟
和乘法和再生时钟输出的反馈
以“零延迟” 。使用20MHz的或25MHz晶体或
33.333MHz和66.666MHz的参考频率， ICS8761
将生成33.333MHz ， 66.666MHz的输出频率，
为100MHz和133.333MHz同时进行。
ICS
在ICS8761的低阻抗LVCMOS / LVTTL输出
设计用于驱动50Ω串联或并联终止
传输线。
B
LOCK
D
IAGRAM
OEA
MR
D_SELA0
D_SELA1
REF_CLK
XTAL1
OSC
1
0
÷3
÷4
÷6
÷12
00
01
10
11
•
全3.3V或3.3V核心， 2.5V多种输出供电方式
•
0 ° C至85°C的工作环境温度
•
无铅封装
QA0
QA1
0
1
P
IN
A
SSIGNMENT
V
DDOC
V
DDOC
V
DDOD
V
DDOD
GND
GND
GND
GND
QC0
QC1
QC2
QC3
QD0
QD1
QD2
QA3
REF_CLK
1
2
3
4
5
6
7
8
9
XTAL2
XTAL_SEL
FB_IN
PLL_SEL
OEB
D_SELB1
D_SELB0
PLL
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
48
47
46
45
44
43
42
QD3
QA2
GND
Fb_out分别
V
DDOFB
FB_IN
V
DD
FBDIV_SEL0
FBDIV_SEL1
MR
V
DD
D_SELD0
D_SELD1
OED
OEB
D_SELB0
D_SELB1
GND
00
01
10
11
QB0
QB1
QB2
QB3
GND
XTAL1
XTAL2
V
DD
XTAL_SEL
PLL_SEL
V
DDA
QC0
OEC
00
01
10
11
QC1
ICS8761
41
40
39
38
37
36
35
34
D_SELC1
D_SELC0
OED
00
01
10
11
V
DD
QC2
D_SELC0
QC3
D_SELC1
OEC
OEA
D_SELA0
D_SELA1
GND
10
11
12
13
14
15
QD0
QD1
QD2
QD3
33
16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
QA0
QA1
QA2
QA3
QB0
QB1
QB2
V
DDOA
V
DDOA
V
DDOB
V
DDOB
GND
GND
GND
GND
QB3
D_SELD1
D_SELD0
÷6
÷12
÷16
÷20
00
01
10
11
Fb_out分别
FBDIV_SEL1
FBDIV_SEL0
8761CY
64引脚LQFP
10x10公厘X 1.4毫米包体
Y封装
顶视图
www.icst.com/products/hiperclocks.html
1
REV 。 Ç 2004年9月7日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
