集成
电路
系统公司
ICS87972I
L
OW
S
KEW
, 1-
TO
-12
LVCMOS ç
LOCK
M
ULTIPLIER
/Z
ERO
D
ELAY
B
UFFER
F
EATURES
•
完全集成的PLL
•
14 LVCMOS输出; （12）时钟， （1）反馈， （1）同步
•
可选晶体振荡器接口或LVCMOS的参考
时钟输入
•
CLK0 ， CLK1可以接受以下的输入电平：
LVCMOS或LVTTL
•
输出频率范围： 8.33MHz到125MHz的
•
VCO范围：为200MHz至为480MHz
•
输出偏斜： 550ps （最大）
•
周期到周期抖动： ± 100ps的（典型值）
•
全3.3V电源电压
•
-40 ° C至85°C的工作环境温度
•
引脚兼容MPC972
•
兼容的PowerPC ™和奔腾™微处理器
G
ENERAL
D
ESCRIPTION
,&6
HiPerClockS ™
该ICS87972I是LVCMOS时钟发生器
和HiPerClockS成员™系列高
从ICS性能的时钟解决方案。该
ICS87972I有3个可选的输入和亲
国际志愿组织14 LVCMOS输出。
该ICS87972I是一个高度灵活的设备。使用晶体骨质
cillator输入，它可用于产生时钟的系统。所有
这些时钟可以是相同频率或该设备可以是
配置以产生多达三个不同的频率中
三个输出银行。使用一个单端输入，
ICS87972I可以用作零延迟缓冲器/乘法器/除法器
在时钟分配的应用程序。
三个输出银行和反馈输出各有各的
自己的输出分频器，它允许该设备以产生
多种不同的银行的频率比和输出至输入
频率比。此外，在银行C 2输出（ QC2 ， QC3 ）
可以选择要反相或非反相。输出
频率范围为8.33MHz - 125MHz的。输入频率范围是
为5MHz - 120MHz的。
该ICS87972I还具有QSYNC输出，可用于
对于系统同步的目的。它可以监视银行A和
C银行的输出，去的更快的时钟低一个周期之前
以一致的银行A和C银行时钟的上升沿。 QSYNC
之后再变高时，一致上涨银行A的边缘
与C银行发生。这种功能主要用在应用中
其中， A银行和C银行都在不同的频率运行，
并且它们正在运行时，在非整数特别有用
彼此的倍数。
应用实例：
1.
系统时钟发生器：
使用16.66 MHz的晶振来
产生8 33.33MHz副本PCI和四个100MHz的
份为CPU或PCI-X 。
2.
线卡乘数：
乘法19.44MHz从背面平面
以77.76MHz为线卡ASIC和串行转换器。
3.
零延迟缓冲器同步内存：
扇出了
从存储器控制器REF-至12 100MHz的副本
erence时钟输出到存储器芯片的存储器模块上
零延迟。
P
IN
A
SSIGNMENT
FSEL_FB0
Ext_FB
GNDO
GNDO
GNDO
V
DDO
V
DDO
QB0
QB1
QB2
QB3
QFB
V
DD
FSEL_B1
FSEL_B0
FSEL_A1
FSEL_A0
QA3
V
DDO
QA2
GNDO
QA1
V
DDO
QA0
GNDO
VCO_SEL
39 38 37 36 35 34 33 32 31 30 29 28 27
40
26
41
42
43
44
45
46
47
48
49
50
51
52
1
GNDI
FSEL_FB1
QSYNC
GNDO
QC0
V
DDO
QC1
FSEL_C0
FSEL_C1
QC2
V
DDO
QC3
GNDO
INV_CLK
25
24
23
22
21
ICS87972I
20
19
18
17
16
15
2
NMR / OE
3
Frz_Clk
4
Frz_Data
5 6
FSEL_FB2
PLL_SEL
7 8
REF_SEL
CLK_SEL
14
9 10 11 12 13
CLK0
CLK1
XTAL1
XTAL2
V
DDA
52引脚LQFP
10x10公厘X 1.4毫米包体
Y封装
顶视图
87972DYI
www.icst.com/products/hiperclocks.html
1
REV 。一2002年10月18日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
