I C R 0
C
禄ķ
引脚分配
MK1704A
低EMI时钟发生器
时钟输出选择表（以MHz为单位）
ICLK
VDD
GND
CLK
1
2
3
4
8
7
6
5
DC
S0
S1
李
S1
0
0
1
1
S0
0
1
0
1
民
60
60
30
40
输入
喃
135
80
40
65
最大倍数
140
x1
120
x1
60
x1
100
x1
模式
*
*
SVGA
XGA
频率。传播
与CLK
+0.5, -1.5%
+0.5, -1.5%
同比下降2.5 ％
+0.5, -1.5%
8引脚SOIC
*注：使用具有9909或更高版本的日期代码只MK1704A 。
引脚说明
针＃
1
2
3
4
5
6
7
8
名字
ICLK
VDD
GND
CLK
李
S1
S0
DC
类型描述
I
P
P
O
I
I
I
-
连接到时钟输入如上表所示。
连接到+ 3.3V或+ 5V 。
连接到地面。
时钟输出;等于输入频率。
低EMI启用。导通该扩频时高。内部上拉。
频率选择1输入。选择每张桌子上面的输入/输出时钟范围。内部上拉。
频率选择0输入。选择每张桌子上面的输入/输出时钟范围。内部上拉。
不连接。不要以任何方式连接到该引脚。
键： I =输入， O =输出， P =电源连接
外部元件
被正确操作所需的外部元件的最小数量。的去耦电容
0.01μF应连接在VDD和GND之间的引脚2和3 ，和一个33
Ω
终端电阻
可以在时钟输出用于当所述跟踪误差小于1英寸长。该MK1704A被设计为与使用
时钟输入唯一的。对于晶振输入，使用MK1704S或MK1714-01R 。
2
修订版062599
印00年11月15日
ICS • 525赛街•圣何塞• CA的MicroClock科• 95126 • （ 408 ） 295-9800tel • （ 408 ） 295-9818fax
MDS 1704A B
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
