MK1707 参数 Datasheet PDF下载

型号：	MK1707
PDF下载：	下载PDF文件查看货源
内容描述：	低EMI时钟发生器 [Low EMI Clock Generator]
分类和应用：	时钟发生器
文件页数/大小：	6 页 / 144 K
品牌：	ICS [ INTEGRATED CIRCUIT SYSTEMS ]

MK1707

低EMI时钟发生器

外部元件

的MK1707需要外部的最小数量

组件正常工作。

去耦电容， VDD引脚。 PCB走线

到VDD引脚应保持尽可能的短，以

应在PCB走线通过地面。

2 ）为了减少EMI， 33

Ω

系列终端电阻

（如果需要的话）应放置在靠近给时钟输出。

3）优化布局之一，在所有组件

电路板的同一侧，通过其他最大限度地减少通孔

信号层。其他信号走线应

离MK1707 。这包括信号线刚

该装置的下面，或在邻近的层

设备所使用的接地平面层。

去耦电容

0.01μF的去耦电容必须连接

VDD和GND引脚2和3中，作为接近之间

这些引脚越好。为确保最佳的设备

性能，去耦电容应

安装在印刷电路板的元件侧。避免

使用在去耦电路的通孔。

系列终端电阻

当时钟的输出和之间的PCB迹线

负荷超过1英寸，应使用一系列终止。

要终止系列50

Ω

迹（一种常用的

走线阻抗），放置33

Ω

电阻器串联

时钟线，尽量靠近时钟输出引脚

可能。时钟输出的额定阻抗是

Ω

上电时的注意事项

为了确保该扩频的正确操作

产生电路，有些必须采取预防措施

同时利用MK1707 。

1，一种输入信号不应该被应用到ICLK直到

VDD电压（在其最终值的10％）稳定。这

要求可以很容易地通过操作来满足

MK1707然后ICLK从同一电源

供应量。

2.李不应该被启用（高电平），直到后

电源和输入时钟是稳定的。这

需求可以通过直接控制李来满足

系统逻辑 - 例如，一个“电源良好”信号。

另一个解决方案是将李悬空到

什么，但一0.01

F的电容到地。内部

李上拉电阻将电容充电和

提供大约700

的拖延，直至蔓延

频谱被启用。

3.如果输入频率的操作过程中改变时，

禁用扩频直到输入时钟稳定

在新频率。

三电平选择引脚工作

在S1 ， S0选择引脚为三电平，这意味着他们有

三个独立的状态，使在显示的选择

第2页上的表要选择M（中等）水平，

连接到这些引脚必须由被淘汰

浮他们原本，或三态化GPIO引脚

该驱动选择引脚。

PCB布局建议

为确保最佳的设备性能和最低的输出

相位噪声，遵循以下原则应该是

观察到。

1） 0.01μF去耦电容应安装

在电路板的元件侧靠近

VDD引脚的位置。无孔应与使用

MDS 1707摹

集成电路系统公司

●

525马街，圣何塞，加利福尼亚95126

●

修订版032204

电话：（ 408 ） 297-1201

●

www.icst.com

IC37:专业IC行业平台

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9

深圳网络警察报警平台公共信息安全网络监察经营性网站备案信息不良信息举报中心工商网监电子标识全国公安机关备案