V103
T
RIPLE
10-B
IT
LVDS牛逼
变送器FOR
V
IDEO
概述
在V103 LVDS显示接口发射器
主要用于支持像素数据传输
一个视频处理引擎和一个数字视频之间
显示。数据速率支持高达SXGA +
分辨率，可以在等离子，背投投影机使用，
前投影仪， CRT和LCD显示应用。它
也可以在其它高带宽并行数据用于
应用程序，并提供一个低EMI互连以上
一个低成本，低总线宽度电缆可达数米的
长度。
在V103转换35位CMOS / TTL数据，主频
在输入时钟的上升沿或下降沿
（可选择的） ，为六个的LVDS （低压差分
信令）的串行数据流对。视频
应用的35位通常被分成10位的
对于每一个R ，G和B信道和5个控制位。
当与V104 LVDS显示接口组合
接收机中， V103 + V104组合提供了一种
35位宽， 90 MHz的传输。每个LVDS率
通道630 Mbps的一个90MHz的数据输入时钟， 945
Mbps的为135MHz 。
特点
•
针用你THC63LVD103兼容
•
广像素时钟范围： 8 - 135 MHz的
•
支持广泛的视频和图形模式
包括VGA ， SVGA ， XGA ， SXGA ， SXGA + ， NTSC ，
PAL ， SDTV和HDTV高达1080i或720P
•
内部PLL无需外部环路滤波器
•
可选择上升或下降时钟边沿数据
校准
•
兼容扩频时钟源
•
降低LVDS输出电压摆幅模式
（可选） ，以尽量减少EMI
•
CMOS / TTL数据输入可以被配置
降低输入电压摆幅
•
•
•
•
3.3 V单电源
低功耗CMOS设计
掉电模式
64引脚TQFP无铅封装
框图
TA0-6
TB0-6
TC0-6
TD0-6
TE0-6
RS
R / F
/ PWDN
7
7
7
7
7
TA +
TA-
TB +
TB-
并行
串行
TC +
TC-
TD +
TD-
TE +
TE-
CLKIN
（8至135兆赫）
PLL
TCLK +
TCLK-
V103数据表
1
11/23/06
2.0版
我ntegrated Ç ircuit S ystems • 5 2 5 R王牌圣REET ，S的Ĵ OSE ， CA 9 5 1 2 6 •电话：（ 4 0 8 ） 2 97 - 1 2 0 1 •瓦特WW 。 I C S T 。合米
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
