IDT 70121 / 70125S / L
HIGH -SPEED 2K ×9双端口静态繁忙&中断RAM
商业级温度范围
定时写周期2号的波形，
CE
时序控制
(1,5)
t
WC
地址
t
AW
CE
t
AS
R/
(6)
t
EW
(2)
t
WR
(3)
W
t
DW
t
DH
数据
IN
2654 DRW 08
注意事项：
1. R/
W
or
CE
必须在所有的地址转换为高。
2.在重叠（ T A写操作
EW
或T
WP
）的
CE
= V
IL
和一个R /
W
= V
IL
3. t
WR
是从较早的测量
CE
或R /
W
变高，以在写入周期的末尾。
4.在这期间，在I / O引脚在输出状态和输入信号必须不被应用。
5.如果
CE
同时出现低电平的跳变或R后/
W
低跳变时，输出保持在高阻抗状态。
6.时间取决于其使能信号（
CE
或R /
W
）是断言最后。
7.此参数是设备特性决定的，而不是生产测试。转变是从稳态测量+/- 500mV的
使用输出测试负载（图2）。
8.如果
OE
是低A R时/
W
控制的写入周期中，写入脉冲宽度必须吨的大
WP
或（T
WZ
+ t
DW
），以允许I / O驱动关闭
数据放置在总线上用于所需吨
DW
。如果
OE
是高A R时/
W
控制的写周期，这一要求并不适用，
记录脉冲可以是短至指定吨
WP
.
AC电气特性在
工作温度和电源电压范围
(6)
70121X25
70125X25
70121X35
70125X35
70121X45
70125X45
70121X55
70125X55
符号
参数
忙碌计时
（对于主IDT70121只）
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
WDD
t
DDD
t
APS
t
BDD
t
WH
t
WB
t
WH
t
WDD
t
DDD
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
—
—
—
—
—
(1)
忙
从地址访问时间
忙
禁止时间从地址
忙
从芯片使能存取时间
忙
禁止时间从芯片使能
写脉冲数据延迟
(1)
20
20
20
20
50
35
—
30
—
—
—
50
35
—
—
—
—
—
—
5
—
20
0
20
—
—
20
20
20
20
60
45
—
30
—
—
—
60
45
—
—
—
—
—
—
5
—
20
0
20
—
—
20
20
20
20
70
55
—
35
—
—
—
70
55
—
—
—
—
—
—
5
—
20
0
20
—
—
30
30
30
30
80
65
—
45
—
—
—
80
65
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
写数据有效读取数据的延迟
仲裁优先建立时间
(2)
—
5
—
15
0
15
忙
禁止以有效数据
(3)
写后举行
忙
(5)
写
忙
输入
(4)
写后举行
忙
(5)
写脉冲数据延迟
(1)
(1)
忙碌计时
（对于从IDT70125只）
—
—
写数据有效读取数据的延迟
注意事项：
1.端口到端口延迟至RAM单元写入端口读取端口，请参阅“写时序波形与端口到端口读取和
忙
“.
2.为了确保两个端口的较早者获胜。
3. t
BDD
是一个计算出的参数，并且是0越大，叔
WDD
– t
WP
（实际的） ，或T
DDD
– t
DW
（实际的） 。
4.为了确保写周期的争端口'A'期间禁止在端口'B '..
5.为了确保写周期的争端口'A'后完成端口“B” 。
在部件编号6 “X”表示的额定功率（S或L） 。
2654 TBL 10
6.10
7
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
