欢迎访问ic37.com |
会员登录 免费注册
发布采购

IDT71256SA25TP 参数 Datasheet PDF下载

IDT71256SA25TP图片预览
型号: IDT71256SA25TP
PDF下载: 下载PDF文件 查看货源
内容描述: CMOS静态RAM 256K ( 32K ×8位) [CMOS STATIC RAM 256K (32K x 8-BIT)]
分类和应用:
文件页数/大小: 8 页 / 79 K
品牌: IDT [ INTEGRATED DEVICE TECHNOLOGY ]
 浏览型号IDT71256SA25TP的Datasheet PDF文件第1页浏览型号IDT71256SA25TP的Datasheet PDF文件第2页浏览型号IDT71256SA25TP的Datasheet PDF文件第3页浏览型号IDT71256SA25TP的Datasheet PDF文件第4页浏览型号IDT71256SA25TP的Datasheet PDF文件第5页浏览型号IDT71256SA25TP的Datasheet PDF文件第7页浏览型号IDT71256SA25TP的Datasheet PDF文件第8页  
IDT71256SA
CMOS静态RAM 256K ( 32K ×8位)
商用和工业温度范围
写周期1号的时序波形(我们控制时序)
(1,2,4)
t
WC
地址
t
AW
CS
t
AS
WE
t
WHZ ( 5 )
数据
OUT
(3)
t
WP
(2)
t
WR
t
OW(5)
高阻抗
t
DW
t
DH
t
CHZ ( 5 )
(3)
数据
IN
数据
IN
有效
2948 DRW 07
,
写周期2号( CS控制时间)的时序波形
(1,4)
t
WC
地址
t
AW
CS
t
AS
WE
t
DW
数据
IN
数据
IN
有效
2948 DRW 08
t
CW
t
WR
t
DH
,
注意事项:
1.低重叠期间,写操作
CS
和一个低
WE 。
2.
OE
连续高。如果在一个
WE
控制的写周期
OE
为低电平,T
WP
必须大于或等于t
WHZ
+ t
DW
允许I / O驱动程序,关闭和数据
被放置在总线上用于所需吨
DW
。如果
OE
是在一个高
WE
控制的写周期,这一要求并不适用,最低写入脉冲作为
短于指定T
WP
.
3.在此期间, I / O引脚处于输出状态,并且输入信号必须不被应用。
4.如果
CS
同时发生或之后的低的跳变
WE
低跳变时,输出保持在高阻抗状态。
5.转变是从稳态测量± 200mV的。
6