32K ×32 CacheRAM ™
3.3V同步SRAM
串计数器
单周期DESELECT
特点
x
x
IDT71V432
x
x
x
x
x
x
32K ×32的内存配置
支持高性能系统的速度：
商业和工业：
- 5ns的时钟到数据访问（ 100MHz时）
- 6ns的时钟到数据访问（ 83MHz的）
- 7ns的时钟到数据访问（ 66MHz的）
单周期取消功能（兼容
美光零件编号MT58LC32K32D7LG -XX ）
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW ） ，字节
写使能（ BWE ）和字节写操作（ BWX ）
功率下降ZZ输入控制
工作于3.3V单电源（ + 10 / -5 ％ ）
包装在JEDEC标准的100针脚的矩形塑料
薄型四方扁平封装（ TQFP ） 。
描述
该IDT71V432是3.3V高速1,048,576位CacheRAM
组织为32K ×32的全力支持奔腾™和PowerPC ™的
处理器接口。流水线突发架构提供了具有成本
有效的3-1-1-1二级缓存性能的处理器最多
100兆赫。
该IDT71V432 CacheRAM包含写入，数据，地址和
控制寄存器。内部逻辑允许CacheRAM以产生自
基于可留到最末端的决定定时写
的写周期。
突发模式功能，提供最高性能水平的
系统设计人员，作为IDT71V432可以提供4个周期的数据为
单个地址提交给CacheRAM 。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流水线一
周期可在下一时钟上升沿之前。如果突发模式
选择操作（ ADV =低） ，输出的后续三个周期
数据将提供给用户的下一个3个时钟上升沿。该
为了这三个地址的由内部突发计数器来定义
和
LBO
输入引脚。
该IDT71V432 CacheRAM采用IDT的高性能，高
体积3.3V CMOS工艺制造，并封装在一个JEDEC标准
14毫米X 20毫米100引脚薄型塑料四方扁平封装（ TQFP ） ，以获得最佳董事会
密度在台式机和笔记本电脑的应用程序。
引脚说明摘要
A
0
–A
14
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1,
BW
2,
BW
3,
BW
4
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
V
DD
V
SS
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
3.3V电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
动力
地
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
DC
DC
3104 TBL 01
CacheRAM是集成设备技术的一个注册商标。
奔腾处理器是英特尔公司的商标。
PowerPC是国际商用机器公司的商标。
2001年8月
1
DSC-3104/05
©2000集成设备技术有限公司
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
