CMOS SuperSync FIFO ™
16,384 x 9, 32,768 x 9
IDT72261
IDT72271
集成设备技术有限公司
产品特点：
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
16,384 ×9位的存储容量（ IDT72261 ）
32,768 ×9位的存储容量（ IDT72271 ）
10ns的读/写周期时间（ 8ns的访问时间）
重传功能
自动关机降低功耗
主复位清除整个FIFO ，局部复位清零
数据，但保留可编程设置
空，满和半满标志信号FIFO状态
可编程几乎是空的，几乎全旗各
标志可以默认为两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或
第一个字告吹时间（使用
OR
和
IR
标志）
在深度和宽度易于扩展
独立的读写时钟（允许同时
阅读和写作有一个时钟信号
可在64引脚薄型四方扁平封装（ TQFP ） ， 64
引脚超薄薄型四方扁平封装（ STQFP ）和68针
针脚栅格阵列（ PGA ）
输出使能卖出期权数据输出为高阻抗
高性能的亚微米CMOS技术
工业级温度范围（ -40
O
C至+ 85
O
C）是可用
能，测试军事电气规范
描述：
该IDT72261 / 72271顷单片， CMOS ，高capac-
性，高速，低功耗先入先出（ FIFO ）存储器
与时钟读写控制。这些FIFO是
适用于各种各样的数据缓冲的需要，如
光盘控制器，本地局域网（LAN ） ，和国际
处理器通信。
两个FIFO有一个9位输入端口（四
n
）和一个9位的输出
端口（Q
n
） 。输入端口是通过一个自由运行的时钟控制
（ WCLK ）和一个数据输入使能引脚（
文
） 。数据被写入
成在每个时钟周期当同步FIFO
文
is
断言。输出端口由另一时钟引脚控制
（ RCLK ）和使能引脚（
任
） 。读时钟可绑
写时钟为单一的时钟操作或两个时钟可
双时钟运行异步运行。输出
使能引脚（
OE
）被设置在读取端口为三态
控制输出。
该IDT72261 / 72271有两种操作模式：在
IDT标准模式
，写入FIFO的第一个词是
存入存储器阵列。需要读操作
访问该单词。在
第一个字告吹模式
（ FWFT ） ，写入到一个空的FIFO中的第一个字出现
自动对输出，不需要读操作。该
功能框图
文
WCLK
D0-D8
LD SEN
•
•
输入寄存器
偏移寄存器
写控制
逻辑
•
•
RAM阵列
16,384 x 9
32,768 x 9
•
•
旗
逻辑
FF
/
IR
PAF
EF
/
OR
PAE
HF
FWFT / SI
写指针
读指针
读
控制
逻辑
输出寄存器
RT
太太
PRS
FS
复位逻辑
•
•
•
RCLK
任
定时
OE
©1997
集成设备技术公司
Q0-Q8
3036 DRW 01
SuperSyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。
军用和商用温度范围
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1997年5月
DSC-3036/6
1
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
