可变宽度SUPERSYNC ™ FIFO
8,192 ×18或16,384 ×9
16,384 ×18或32,768 ×9
集成设备技术有限公司
IDT72264
IDT72274
产品特点：
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
选择8192 ×18或16384x 9组织（ IDT72264 ）
选择16384 ×18或32678 ×9的组织（ IDT72274 ）
读写时钟频率灵活的控制
降低动态功耗
自动关机功耗降至最低
15毫微秒的读/写周期时间（ 10纳秒的存取时间）
重传功能
主复位清除整个FIFO ，局部复位清零
数据，但保留可编程设置
空，满和半满标志信号FIFO状态
可编程几乎是空的，几乎全旗各
标志可以默认为两个预选偏移1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志）或
第一个字告吹时间（使用
OR
和
IR
标志）
在深度和宽度易于扩展
独立的读写时钟（允许同时
读取和写入与一个时钟信号）
可在64引脚薄型四方扁平封装（ TQFP ） ， 64
引脚超薄薄型四方扁平封装（ STQFP ）和68针
针脚栅格阵列（ PGA ）
输出使能卖出期权数据输出为高阻抗
高性能的亚微米CMOS技术
•工业级温度范围（ -40
O
C至+ 85
O
C）是可用
能，测试军事电气规范
描述：
该IDT72264 / 72274顷单片， CMOS ，高capac-
性，高速，低功耗先入先出（ FIFO ）存储器
与时钟读写控制。这些FIFO有三个
区分它们SuperSync的FIFO中的主要特点：
首先，数据路径宽度可以从9位改为-18-
位;其结果是，减少一半的深度。销叫做内存阵列
选择（ MAC ），两个选项之间进行选择。此功能
可帮助减少需要重新设计或多个版本的PC的
卡，由于单个布局可以用于数据总线
宽度。
其次， IDT72264 / 72274提供了最大的灵活性
设定和改变读出和写入时钟（ WCLK和
RCLK ）频率。例如，给定的两个时钟
频率是不平等的，较慢的时钟可能超过
更快的由，为至多，的两倍它的频率。此功能是埃斯佩 -
通信和网络应用cially有用
其中，时钟频率被切换，以允许不同的数据
率。
功能框图
文
WCLK
D
0
-D
n
LD SEN
•
•
输入寄存器
偏移寄存器
写控制
逻辑
•
•
RAM阵列
8192 ×18或16384 ×9
16384 ×18或32768 ×9
旗
逻辑
FF
/
IR
PAF
EF
/
OR
PAE
HF
FWFT / SI
写指针
读指针
•
•
苹果
存储阵列
CON组fi guration
输出寄存器
读
控制
逻辑
RT
太太
PRS
FS
RESET
逻辑
•
•
•
RCLK
任
定时
OE
商业温度范围
©1997
集成设备技术公司
Q
0
-Q
n
3218 DRW 01
SyncFIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。
1997年5月
DSC-3218/2
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
