IDT723631 / 723651分之723641 CMOS SyncFIFO ™
512 x 36, 1024 x 36, 2048 x 36
商业级温度范围
信号说明
RESET
该IDT723631 /七十二万三千六百五十一分之七十二万三千六百四十一是通过采取复位
复位（
RST
）输入为低的至少四个端口的时钟（ CLKA ）
和四端口B（ CLKB ）低到高的转变。复位
输入可以异步地切换到时钟。复位
初始化存储器读取和写入指针，并强制
输入就绪（ IR ）标志低电平时，输出就绪（ OR）标记低，
几乎是空的（
AE
）标志为低，并且几乎满（
AF
）标志
HIGH 。重置设备也迫使邮箱标志
(
MBF1
,
MBF2
）高。经过FIFO复位，其输入准备好标志
就为高之后的至少两个时钟周期来开始正常
操作。一个FIFO必须在数据前，上电复位
被写入到它的存储器中。
几乎空标志和几乎满标志OFF-
集编程
两个寄存器中的IDT723631 / 723651分之723641使用
持有的偏移值几乎为空，几乎全
标志。几乎空（
AE
）标志失调寄存器标记为X，
和几乎满（
AF
）标志失调寄存器标记为Y的
偏移寄存器可以用一个值被加载在三个方面： 1
两个预置值加载到偏移寄存器
并行加载，从A口或串行加载。偏移寄存器
编程模式的选择是通过标记选择（ FS1 ， FS0 ）
在上一个低到高的转变投入
RST
输入（参见
表1）。
预设值
若为8或64的预置值的选择由FS1和FS0
输入端处的一个时
RST
低到高的转变，根据
表1，预置值被自动加载到X
和Y寄存器。没有其他设备的初始化是必要的，以
开始正常工作，而IR标志后两集高
低到高的转变上CLKA 。
并行加载从端口A
编程的X和Y从端口A寄存器，该装置
在低到高的复位与FS0和FS1低
过渡
RST
。在此之后复位完成时，IR标记被设置
在CLKA两个低到高的转变后高。第一
2写入FIFO中不存储在内存中，但加载数据
在阶Y偏移寄存器X.每个偏移的寄存器
IDT723631 ， IDT723641和IDT723651采用端口A输入
（A8 -A0 ），（ A9 -A0 ）和（ A10〜 A0 ）表示。最高
号输入被用作二进制的最显著位
在每种情况下数量。每个寄存器的值可以是亲
编程从1到508 （ IDT723631 ） ， 1到1020 （ IDT723641 ）
和为1〜 2044 （ IDT723651 ） 。后两者的偏移寄存器
从A口编程，随后FIFO写入数据存储
在SRAM中。
串联负载
方案X和Y串行寄存器，该装置是
与FS0 / SD和FS1复位/
SEN
中低到中高
高转换
RST
。在这之后的复位完成时，在X和
寄存器Y的值是通过FS0 / SD输入加载的位运算
在CLKA的是， FS1每个低到高的转变/
SEN
输入为低电平。 Eighteen- ， 20-，或22位的写操作所需的
完成编程的IDT723631 ， IDT723641 ，或
IDT723651分别。第一位的写入存储最
显著在Y寄存器中的位，而最后位的写入存储
X寄存器的最显著位。每个寄存器的值可以
可以从1设定至508（ IDT723631 ） ，为1〜 1020
（ IDT723641 ） ，或1至2044 （ IDT723651 ） 。
当选项编程偏移寄存器的串行
选定后，输入就绪（ IR ）标志保持低电平，直到所有的寄存器
器写入比特。红外标志设置高电平由低到
CLKA的最后一个位后高的跳变被加载到允许
FIFO的正常运行。
FIFO的读/写操作
该端口的数据的状态（ A0 - A35 ）输出被控制
通过端口片选（
CSA
）和端口读/写
选择（ W /
R
A） 。在A0 - A35输出处于高阻抗
ANCE状态时，无论
CSA
或W /
R
A是高。在A0- A35
输出有效时，既
CSA
和W /
R
A为低。
数据被加载到FIFO中，从上一所述的A0 - A35输入
低到高CLKA时的过渡
CSA
和端口-A
选择邮箱（MBA ）都低， W /
R
A，港-A启用
（ENA） ，和输入就绪（IR）的标志都为高（见表2）。
写入FIFO是独立于任何并行FIFO
读取。
端口-B的控制信号是相同的端口A的
不同之处在于该端口-B的写/读选择（
W
/ RB ）是
该端口写的逆/读选择（ W /
R
A） 。国家
的端口B数据（ B0〜 B35）的输出是由端口 - 控制
B片选（
CSB
）和端口B读/写选择（
W
/ RB ） 。
在B0 - B35输出为高阻状态时，
或
CSB
是高还是
W
/ RB低。在B0 - B35输出
时有效
CSB
低并且
W
/ RB高。
数据从FIFO中读出它的输出寄存器上的LOW-
到高CLKB时的过渡
CSB
和端口-B的邮箱
选择（ MBB ）低，
W
/ RB ，港口-B能（ ENB ）和
输出就绪（OR ）标志高（见表3） 。读
从FIFO是独立于任何并发FIFO写的。
本的建立和保持时间的限制，端口的时钟
端口的片选和写/读选择仅用于
使写入和读出操作，并且不涉及到高
FS1
H
H
L
L
FS0
H
L
H
L
RST
↑
↑
↑
↑
X和Y寄存器
(1)
串联负载
64
8
并行加载从端口A
3023 TBL 08
注意：
1. X寄存器保存的偏移量进行自动曝光; Ÿ寄存器保存的偏移量自动对焦。
表1.标志编程
9
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
