IDT72510 ， IDT72520
总线匹配双向FIFO
商业级温度范围
36位处理器到18位外设配置
IDT
BiFIFO
（单机）
CNTL一个按住Cntl B
确认
REQ
CLK
数据的数据B
DMA或系统
时钟
处理器
地址
控制
控制
逻辑
外设
调节器
CNTL
确认
REQ
18位总线
数据
36
36位总线
数据
18
I / O
数据
IDT
BiFIFO
（单机）
CNTL一个按住Cntl B
确认
REQ
CLK
数据的数据B
18
9
内存
2669 DRW 05
图2： 36-到18位外设接口配置
注意：
1.上BiFIFO只用在18岁至9位配置。注意
CNTL一
指
CS
A, A
1
, A
0
,
R/
W
A
a
nd
DS
A;
CNTL B
指的是R /
W
B
和
和
W
B
.
DS
B
or
R
B
跟一个9位的处理器或9位的外围。无论BiFIFOs
通过将同时编程，通过端口A
在最显著的16个数据位一个命令字和
在最显著的16个数据位一个命令字
（奇偶校验位将被忽略） 。
一个BiFIFO必须设置为主设备
另BiFIFO是从设备。位11和12个
配置寄存器5都设置为
10
对从设备
和
11
对于主设备。前两个9位字上
从被读出或写入到从设备和端口B
接下来的两个9位字到主设备。
当两个BiFIFOs是在外围接口模式中，该
主设备的端口B接口的引脚输出和
这BiFIFO控制总线。的端口B接口引脚
从设备的投入由主BiFIFO驱动。两
BiFIFOs被连接在图4中以创建一个36-到9位
外设接口。
在图3中所示的两个BiFIFOs被构造成
一个36位的处理器连接到一个9位处理器。
36-至18位的配置
在36-到18位体系结构， 2 BiFIFOs工作在
平行。这两个BiFIFOs同时编程， 16
数据比特到每个设备具有忽略的4个奇偶校验位。
这两个BiFIFOs必须写入单机模式
对于36位处理器， 18位通信proces-
SOR或18位外设。这意味着，比特11和12
配置寄存器5必须设置为
00.
这种配置可以扩展到更宽的总线宽度
（ 54-至27位， 72-到36-位，... ）通过添加更多的BiFIFOs到
的配置。图1和图2示出了多个BiFIFOs
配置为处理器和外设接口模式
分别。
处理器接口模式
当一个微处理器或微控制器连接到
口B ，配置中的所有BiFIFOs必须编程
到处理器接口模式。在这种模式下，所有的端口B的接口
控件的输入。无论REQ和CLK引脚应拉
低，以确保所述的建立和保持时间的要求
复位过程中满足这些引脚。图1和图3示出
BiFIFOs在处理器接口模式。
外设接口模式
如果端口B被连接到一个外部控制器，所有BiFIFOs
在该配置中，必须在周边进行编程
接口模式。为了保证固定的高态
R
B
和
W
B
才编入一个输出，两个引脚应
是拉至V
CC
用10K电阻。
如果BiFIFOs在单机配置模式
（ 18到9位， 36-至18位， ... ） ，那么端口B的接口引脚
所有输出。当然，只有一组端口B接口引脚
应该用来控制单个外围设备，而
其他接口引脚都被忽略。图2示出了待机动
7
5.31
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
