3.3伏高密度CMOS
SUPERSYNC FIFO ™
131,072 x 18
262,144 x 18
.EATURES ：
•
•
•
•
•
•
•
IDT72V295
IDT72V2105
•
•
•
•
•
•
•
•
•
•
•
请选择以下内存组织之间：
IDT72V295
131,072 x 18
IDT72V2105
262,144 x 18
引脚兼容的IDT72V255 / 72V265和IDT72V275 /
72V285 SuperSync的FIFO
10ns的读取/写入周期时间（ 6.5ns访问时间）
固定的低第一个字的数据等待时间
5V输入容限
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据，但保留可编程设置
重传操作固定，较低的第一个字的数据等待时间
空，满和半满标志信号FIFO状态
可编程几乎空和几乎全部的标志，每个标志可
默认的两个预选的偏移量1
通过串行或并行方式的程序部分的标志
选择IDT标准时间（使用
EF
和
FF
标志） ，或第一个字
砸锅时间（使用
OR
和
IR
标志）
输出使能卖出期权数据输出为高阻抗状态
在深度和宽度易于扩展
独立的读写时钟（允许读取和写入
同时进行）
可在64引脚薄型四方扁平封装（ TQFP ）
高性能的亚微米CMOS技术
描述：
该IDT72V295 / 72V2105是非常深的，高速， CMOS
先入先出（ FIFO ）存储器与时钟频率的读写控制。这些
FIFO中提供了大量的改进，比以前的SuperSync的FIFO ， includ-
荷兰国际集团执行以下操作：
•的一个时钟输入的频率的相对于其它的限制
已被除去。该频率选择引脚（ FS）已被去除，
.UNCTIONAL框图
文
WCLK
D
0
-D
17
LD SEN
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
写控制
逻辑
RAM阵列
131,072 x 18
262,144 x 18
旗
逻辑
写指针
读指针
输出寄存器
太太
PRS
读
控制
逻辑
RT
RESET
逻辑
RCLK
任
OE
Q
0
-Q
17
4668 DRW 01
该SuperSync FIFO是商标和IDT标志是集成设备技术，Inc.的注册商标。
商用和工业温度范围
1
2001
集成设备技术有限公司
2001年3月
DSC-4668/2
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
