IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO ™
64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9
商业和工业
温度范围
信号说明
输入：
DATA IN （ D0 - D8 ）
数据输入9位宽度的数据。
输出使能（ OE ）
当输出使能（ OE ）有效（低电平） ，并行输出缓冲器
从输出寄存器接收数据。当输出使能（ OE ）被禁用
（高电平）时，Q输出的数据总线处于高阻抗状态。
写使能2 /加载（ WEN2 / LD ）
这是一个双功能引脚。 FIFO被复位时配置有
可编程标志或具有两个写使能，其允许深度扩展。
如果写使能2 /加载（ WEN2 / LD ）为高电平时复位（ RS =低电平）时，该引脚
作为一个第二写使能引脚。
如果FIFO被配置为具有两个写使能，当写使能
（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）为高电平时，数据可以
加载到在低到高的转变输入寄存器和RAM阵列
每一个写时钟（ WCLK ） 。数据被存储在RAM阵列顺序地和
独立于任何正在进行读操作。
在这种配置中，当写使能（ WEN1 ）为高电平和/或写
使2 /加载（ WEN2 / LD）为低电平时，输入寄存器保存的先前的数据
并且允许没有新的数据被加载到寄存器中。
为了防止数据溢出，满标志（ FF）将变低，进一步抑制
写操作。当完成一个有效的读周期中，满标志（ FF ）
会去吨后高
WFF
，允许一个有效的写操作开始。写使能1 （ WEN1 ）
和写使能2 /加载（ WEN2 / LD）被忽略，当FIFO满。
在FIFO被配置为具有可编程的标志，当写使能
2 /加载（ WEN2 / LD ）为低电平复位（ RS = LOW） 。该IDT72421 / 72201 /
72211/72221/72231/72241/72251设备包含4个8位偏移寄存器
其中可装载于输入数据，或读出的输出。见图
3的寄存器和默认值的大小的细节。
如果FIFO被配置为具有可编程的标志，当写使能
1 （ WEN1 ）和写使能2 /加载（ WEN2 / LD ）被设置为低，数据的输入
D被写入到空的（最低有效位）偏置在第一LOW-注册
写时钟（ WCLK ）中到高的转变。数据被写入到空（最
显著位）偏置在写的第二低到高的转变注册
时钟（ WCLK ） ，到完全（最低有效位）抵消了第三寄存器
转型，并进入全面（最高有效位）抵消了第四登记
过渡。写时钟（ WCLK ）的第五类过渡再次写入空
（最低有效位）偏移寄存器。
但是，在写入所有偏移寄存器不必发生在同一时间。一
两个偏置寄存器可以写入，然后通过将写使能2 /
负载（ WEN2 / LD ）引脚为高电平时，FIFO返回到正常的读/写
操作。当写使能2 /加载（ WEN2 / LD ）引脚设置为低电平时，写
使1（ WEN1 ）是低电平，下一个偏移中的序列寄存器被写入。
控制：
复位（RS）
每当复位（ RS ）输入被带到一个低复位完成
状态。在复位过程中，无论是内部读和写指针被设置到第一
位置。复位是上电后前一个写操作可以采取必要
的地方。的满标志（ FF）和可编程几乎满标志（ PAF）将被重置
以高t后，
RSF
。空标志（ EF）和可编程几乎空
标志（ PAE），将被复位为低电平TRSF之后。在复位过程中，输出寄存器
初始化为全零和偏移寄存器初始化为默认值。
写时钟（ WCLK ）
写周期的写时钟的低到高的转变开始
（ WCLK ） 。数据建立时间和保持时间必须满足对于低到高
WCLK的过渡。的满标志（ FF）和可编程几乎满标志
（ PAF）是相对于WCLK的低到高的转变同步。
写和读时钟可以是异步或重合。
写使能1 （ WEN1 ）
如果FIFO配置为可编程标志，写使能1 （ WEN1 ）
是唯一的使能控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到上LOW-输入寄存器和RAM阵列
每一个写时钟（ WCLK ）中到高的转变。数据被存储在RAM阵列中
顺序地和独立于任何正在进行读操作。
在这种配置中，当写使能1（ WEN1 ）为高电平时，输入寄存器
保持之前的数据，也没有新的数据被允许加载到寄存器中。
如果FIFO被配置为具有两个写使能，其允许深度
膨胀，有两个使能控制引脚。看到写使能2款
下面对在该结构中的操作。
为了防止数据溢出，满标志（ FF）将变低，进一步抑制
写操作。当完成一个有效的读周期中，满标志（ FF ）
会去吨后高
WFF
，允许一个有效的写操作开始。写使能1 （ WEN1 ）
当FIFO满时将被忽略。
读时钟（ RCLK ）
数据可以读取的输出上读取的低到高的转变
时钟（ RCLK ） 。空标志（ EF）和可编程几乎空标志
（ PAE ）是相对于RCLK的低到高的转变同步。
写和读时钟可以是异步或重合。
读使能（ REN1 ，
REN2)
当两个读使能（ REN1 ，
REN2)
都低时，数据被从读
RAM阵列到输出寄存器的读的低到高的转变
时钟（ RCLK ） 。
当任一读使能（ REN1 ，
REN2)
为高电平时，输出寄存器保存
先前的数据，并没有新的数据被允许加载到寄存器中。
当所有的数据已被从FIFO中，空标志（ EF ）读会
变为低电平，抑制进一步的读取操作。一次有效的写操作具有
已经完成，空标志（ EF）将前往吨后高
REF
和一个有效
阅读可以开始。在读使能（ REN1 ，
REN2)
被忽略，当FIFO
是空的。
LD
WEN1
WCLK
0
0
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
0
1
1
1
0
1
注意：
一，在本表中， WEN2 = V的目的
IH
.
2.同样的选择顺序适用于从寄存器中读取。
REN1
和
REN2
启用和阅读RCLK的低到高的转变进行。
图2.写偏移寄存器
5
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
