IDT77155
155Mbps的ATM物理层（ TC- PMD）的用户网络接口
先进的信息
商业级温度范围
引脚说明
符号
A0-A7
名字
地址
I / O
I
描述
地址总线选择寄存器设置特定的寄存器。地址引线A7具有
积分的下拉电阻。
针＃ ： A0 / 119 ， A1 / 120 ， A2 / 121 ， A3 / 122 ， A4 / 123 ， A5 / 124 ， A6 / 125 ， A7 / 126
这些引脚应与其它接地引脚进行物理隔离。
针＃ ： 5 ， 7 ， 11 ， 29 ， 31 ， 35 ， 37
锁存地址总线时低，而且是透明的，当高。它允许接口到
复用地址/数据总线。 ALE有一个整体的上拉电阻。
针＃ ： 127
差分输入指示接收信号功率的损失。当ALOS +/-断言，数据
在RXD +/-输入被压制和接收数据/时钟恢复PLL切换
基准时钟。 ALOS +/-只有当RBYP被禁用的效果。这些输入
必须是直流耦合。
针＃ ： ALOS + 28 ， ALOS- 27
测试引脚发送时钟合成逻辑。当有效时，时钟的输出TNB
合成块反映在低频振荡器引脚。 ATP1有一个整体的下拉电阻。
针＃ ： 40
测试引脚接收时钟/数据恢复逻辑。当有效时，时钟的输出CNB
恢复块反映在LF引脚。 ATP2有一个整体的下拉电阻。
针＃ ： 3
这些电源引脚应该从其他电源引脚进行物理隔离，并连接到一个
同时加上5V的直流电源。
针＃ ： 4 ， 6 ， 8 ， 24 ， 30 ， 32 ， 36
低电平有效片选来访问寄存器。
针＃ ： 100
寄存器中的寄存器访问双向数据总线读取和写入。
针＃ ： D0 / 109 ， D1 / 110 ， D2 / 111 ， D3 / 112 ， D4 / 115 ， D5 / 116 ， D6 / 117 ， D7 / 118
核心环和热的理由。
针＃ ： 1 ， 19 ， 21 ， 38 ， 39 ， 56 ， 62 ， 64 ， 65 ， 72 ， 80 ， 102 ， 103 ， 106 ， 113 ， 128
漏极开路中断信号变为低电平时，中断源是活动的，未屏蔽
从芯片内打开。此信号由相应的清零读取到中断
寄存器。 INT为开漏输出。
针＃ ： 108
专销到接收数据/时钟恢复电路的输出电压CAP时ATP2是
启用。接收数据/时钟恢复逻辑的参考时钟信号。
针＃ ： LF + / 42 ， LF- / 43
专用引脚来传输时钟合成逻辑的输出的CAP电压时ATP1被启用。
针＃ ： 44
置位后， multiphy使能信号转换UTOPIA接口，完全
符合UTOPIA 2级规范。在这种模式下， TXADDR [1：0 ]和
RXADDR [1 ：0]位确定该设备的地址来寻址。默认
芯片的操作是在单的phy的UTOPIA第1级模式。 MPHYEN引脚有一个整体上拉
下拉电阻。
针＃ ： 49
输出有效，如果线路告警指示信号（ LAIS ） ，通道告警指示信号（ PAIS ）
信号丢失（LOS ） ，帧丢失（LOF） ，或信元描述（LOC）的损失，在检测到
接收逻辑。 RALM更新在RCLK的上升沿。
针＃ ： 63
速率输入选择的帧格式和线路速率为两个发射和接收功能
RATE （ 1 ： 0 ）
11
155.52 Mb / s的， STS- 3C / STM - 1
10
51.84 Mb / s的， STS- 1
0X
版权所有
速度输入具有不可分割的上拉电阻，所以默认为STS- 3C
针＃ ： RATE0 / 98 ， RATE1 / 97
AGND
ALE
模拟地
地址锁存
启用
模拟损失
信号
G
I
ALOS +
ALOS-
I
ATP1
TEST引脚
I
ATP2
TEST引脚
I
AVCC
模拟电源
P
CS
芯片选择
数据
地
打断
I
I / O
G
O
D1-D7
GND
INT
LF +
LF-
LFO
MPHYEN
环路滤波器
O
特别
多PHY启用
O
I
RALM
接收报警
O
RATE0
RATE1
线路速率
I
8.03
4
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
