IDT79RC4640™
引导时间选项
ExtRqst *和推出*用于传送所述的SysAD的控制和
在处理器和外部设备之间的SysCmd总线。当一个
外部设备需要控制的接口，它断言ExtRqst * 。该
RC4640作出反应，声称释放*释放系统接口
从机状态。
ValidOut *和ValidIn *所使用的RC4640和外部
设备分别以表明有一个有效的命令或数据
中的SysAD和SysCmd巴士。该RC4640断言ValidOut *当
被找到这些总线与一个有效的命令或数据，并且所述外部
设备驱动ValidIn *当有公交车的控制，并正在推动
有效的命令或数据。
非重叠的系统接口
在RC4640需要非重叠系统的界面，相容
IBLE与RC4700 。这就是说，只有一个处理器请求可
是优秀的时间和该请求必须由一个被服务
在RC4640前外部设备发出另一个请求。该RC4640
可以发出读出和写入请求到外部设备和外部
设备可以发出读写请求的RC4640 。
在RC4640断言ValidOut *和同时驱动的
地址和读命令对的SysAD和SysCmd巴士。如果
系统接口具有RdRdy *或读数据有效，则
处理器的三态驱动器和释放系统接口从机
国家主张通过发行* 。然后，外部设备可以开始发送
数据到RC4640 。
基本的操作模式为所述处理器被初始化
开机时间模式控制接口。开机时间模式控制接口
面是一个串行接口以非常低的频率下操作（ MasterClock
除以256 ） 。低频率操作允许初始化
被保持在一个低成本的EPROM信息;可替代地， 20 - 或 -
这样的位可以由系统界面ASIC或简单地生成
PAL 。
后，立即
VccOK
信号时，所述处理器
读取256位的串行比特流来初始化所有的基本操作
tional模式。初始化完成后，处理器继续到
驱动所述串行时钟的输出，但没有进一步的初始化位被读取。
引导时模式
开机时间序列模式流定义在表6位是0的位
提交给处理器时
VccOK
是断言;位255是最后一个。
电源管理
CP0还用于控制功率管理的RC4640 。
这是等待模式，它可以被用于降低电源
在CPU的内部核心的消耗。待机模式
通过执行WAIT指令用的SysAD总线空闲输入，
通过任何中断退出。
待机模式操作
在RC4640提供减少的功率量的装置
由内部核心时所消耗的CPU否则将无法
执行任何有用的操作。这被称为“待机模式” 。
进入待机模式
执行WAIT指令使能中断并进入
待机模式。当WAIT指令完成在W管阶段，如果
中的SysAD总线当前空闲，内部时钟将关闭，从而
冻结的管道。 PLL时，内部定时器，以及一些输入引脚
（中间体[5： 0] * ， NMI *， ExtReq *，复位*和ColdReset *）将继续运行。
地址
BOOT
只读存储器
DRAM
(80ns)
控制
SCSI
ENET
32
存储I / O
调节器
RV4640
9
2
11
图2典型的RC4640系统架构
7 23
2001年4月10日
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
