IN24LC04B/08B
图2.总线定时启动/停止
AC特性
参数
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
启动条件建立时间
T
SU ： STA
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
输出下降时间从V
IH
民
到V
IL
最大
输入滤波器尖峰suppres - 锡永
（ SDA & SCL引脚）
写周期时间
T
高清： DAT
T
苏： DAT
T
苏： STO
T
AA
T
BUF
T
OF
T
SP
T
WR
4700
0
250
4000
-
4700
-
-
-
-
-
-
-
3500
-
250
50
10
600
0
100
600
-
1300
20+0.1C
B
-
-
-
-
-
-
900
-
250
50
10
ns
ns
ns
ns
ns
ns
ns
ns
ms
符号
F
CLK
T
高
T
低
T
R
T
F
T
高清： STA
标准
模式
VCC = 4.5 - 5.5V
快速模式
民
-
4000
4700
-
-
4000
最大
100
-
-
1000
300
-
民
-
600
1300
-
-
600
最大
400
-
-
300
300
-
单位备注
千赫
ns
ns
ns注2
ns注2
ns
经过这段时间的
第一个时钟脉冲是
产生
仅与
重复START
条件
注1
时间总线必须保持
之前，新的免费
传输开始
Note2,
C
B
≤100pF
注3
字节或页
模式
注1 ：作为发送器，器件必须提供内部最小延迟时间，以弥补未定义
地区（最低300纳秒） SCL的下降沿，以避免产生意外的启动或
STOP条件。
注2 ：不100 ％测试。 ç
B
=
在pF的总线上的总电容。
注3 ：合并牛逼
SP
和V
HYS
规格是由于新的施密特触发器输入，可提供
改进的噪声和尖峰脉冲抑制。这省去了一个钛规格为标准
操作。
3
INTEGRAL [ INTEGRAL CORP. ]
