8-MBIT SmartVoltage BOOT BLOCK FLASH MEMORY FAMILY
28F400
V
PP
WP#
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
28F200
V
PP
WP#
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
0
8
1
9
2
10
3
11
28F200
V
PP
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
0
8
1
9
2
10
3
11
28F400
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
0539_02
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
PA28F800
Boot Block
44-LEAD PSOP
0.525" x 1.110"
TOP VIEW
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
NOTE:
Pin 2 is DU for BX/BL 12V V Versions, but for the 8-Mbit device, pin 2 has been changed to A (WP# on 2/4 Mbit). Designs
PP
18
planning on upgrading to the 8
-Mbit density from the 2/4-Mbit density in this package should design pin 2 to control WP# functionality
at the 2/4-Mbit level and allow for pin 2 to control A after upgrading to the 8-Mbit density.
18
Figure 2. The 44-Lead PSOP Offers a Convenient Upgrade from JEDEC ROM
Standards
28F400 28F200
A 15
A 14
A 13
A 12
A 11
A 10
A9
A8
NC
NC
WE#
RP#
VPP
WP#
NC
NC
A 17
A7
A6
A5
A4
A3
A2
A1
28F200
28F400
A 16
BYTE#
GND
DQ15 /A -1
DQ7
DQ14
DQ6
DQ13
DQ5
DQ12
DQ4
VCC
DQ11
DQ3
DQ10
DQ2
DQ9
DQ1
DQ8
DQ 0
OE#
GND
CE#
A0
0539_03
NC
NC
WE#
RP#
V
PP
WP#
NC
NC
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE#
RP#
V
PP
WP#
NC
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A 18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28F800C
Boot Block
48-LEAD TSOP
12 mm x 20 mm
TOP VIEW
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
A
16
BYTE#
GND
DQ
15/A-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ5
DQ12
DQ4
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE#
GND
CE#
V
CC
DQ11
DQ3
DQ10
DQ2
DQ9
DQ1
DQ8
DQ 0
OE#
GND
CE#
A
0
A
0
Figure 3. The 48-Lead TSOP Offers the Smallest Form Factor for x16 Operation
PRODUCT PREVIEW
9
INTEL [ INTEL CORPORATION ]
