E
28F008B
28F002B
4-MBIT SmartVoltage BOOT BLOCK FAMILY
28F002B 28F008B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A
16
A
15
A
14
A
13
A
12
A
11
A
9
A
8
WE#
RP#
V
PP
WP#
A
18
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
16
A
15
A
14
A
13
A
12
A
11
A
9
A
8
WE#
RP#
V
PP
WP#
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
16
A
15
A
14
A
13
A
12
A
11
A
9
A
8
WE#
RP#
V
PP
WP#
A
18
A
7
A
6
A
5
A
4
A
3
A
2
A
1
28F004B
Boot Block
40-Lead TSOP
10 mm x 20 mm
TOP VIEW
A
17
GND
NC
NC
A
10
DQ
7
DQ
6
DQ
5
DQ
4
V
CC
V
CC
NC
DQ
3
DQ
2
DQ
1
DQ
0
OE#
GND
CE#
A
0
A
17
GND
NC
NC
A
10
DQ
7
DQ
6
DQ
5
DQ
4
V
CC
V
CC
NC
DQ
3
DQ
2
DQ
1
DQ
0
OE#
GND
CE#
A
0
A
17
GND
NC
A
19
A
10
DQ
7
DQ
6
DQ
5
DQ
4
V
CC
V
CC
NC
DQ
3
DQ
2
DQ
1
DQ
0
OE#
GND
CE#
A
0
0530_03
Figure 3. The 40-Lead TSOP Offers the Smallest Form Factor for Space-Constrained Applications
28F800 28F200
V
PP
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
V
PP
WP#
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
V
PP
WP#
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
28F200
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
28F800
RP#
WE#
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
0530_04
PA28F400
Boot Block
44-Lead PSOP
0.525" x 1.110"
TOP VIEW
NOTE:
Pin 2 is WP# on 2- and 4-Mbit devices but A
18
on the 8-Mbit because no other pins were available for the high order
address. Thus, the 8-Mbit in the 44-lead PSOP cannot unlock the boot block without RP# = V
HH
(12V). To allow upgrades to
the 8 Mbit from 2/2 Mbit in this package, design pin 2 to control WP# at the 2/4 Mbit level and A at the 8-Mbit density. See
18
Section 3.4 for details.
Figure 4. The 44-Lead PSOP Offers a Convenient Upgrade from JEDEC ROM Standards
PRELIMINARY
9
INTEL [ INTEL CORPORATION ]
