80960JA / JF / JD / JT 3.3 V微处理器
图2中。
80960Jx框图
身体地区
CON组fi guration
公共汽车
控制单元
总线请求
队列
控制
21
地址/
数据总线
32
CLKIN
PLL ，时钟，
电源管理
32位总线
地址/数据
指令缓存
80960JA - 2K
80960JF / JD - 4K
龙头
5
边界扫描
调节器
80960JT - 16K
两路组相联
指令定序
常量
控制
2个32位
计时器
打断
PORT
9
8-Set
本地注册缓存
乘
DIVIDE
单位
执行
和
地址
GENERATION
单位
有效
地址
SRC1
SRC2
SRC1
SRC2
DEST
DEST
可编程
中断控制器
内存
接口
单位
内存映射
注册接口
128
全局/局部
注册网络文件
SRC1
SRC2 DEST
32位地址
32位数据
SRC1
DEST
1K数据内存
3个独立的32位SRC1 ， SRC2和DEST巴士
直接映射
数据缓存
80960JA - 1K
80960JF / JD - 2K
80960JT - 4K
2.1
80960处理器内核
该80960Jx家庭是一个标量实现80960的核心架构。英特尔设计了这个
处理器核心作为一个非常高性能装置，其还具有成本效益。促成因素
在核心性能包括：
•
•
•
•
•
•
•
•
•
•
核心运行在总线速度与80960JA / JF
核心分别工作在两倍或三倍的总线速度与80960JD和80960JT
单时钟周期内可以完成大部分指令
独立的乘法/除法单元
高效的指令流水线最大限度地减少管线断裂延迟
注册和资源记分板允许重叠的指令执行
128位寄存器总线速度本地寄存器缓存
双向组相联的，集成的指令高速缓存
直接映射，集成的数据缓存
1 KB的集成数据RAM提供零等待状态的程序数据
超前信息数据表
9
INTEL [ INTEL CORPORATION ]
