欢迎访问ic37.com |
会员登录 免费注册
发布采购

LXT351QE 参数 Datasheet PDF下载

LXT351QE图片预览
型号: LXT351QE
PDF下载: 下载PDF文件 查看货源
内容描述: PCM收发器|单| CEPT PCM - 30 / E - 1 | CMOS | QFP | 44PIN |塑料\n [PCM TRANSCEIVER|SINGLE|CEPT PCM-30/E-1|CMOS|QFP|44PIN|PLASTIC ]
分类和应用: 电信集成电路PC
文件页数/大小: 46 页 / 1070 K
品牌: INTEL [ INTEL CORPORATION ]
 浏览型号LXT351QE的Datasheet PDF文件第6页浏览型号LXT351QE的Datasheet PDF文件第7页浏览型号LXT351QE的Datasheet PDF文件第8页浏览型号LXT351QE的Datasheet PDF文件第9页浏览型号LXT351QE的Datasheet PDF文件第11页浏览型号LXT351QE的Datasheet PDF文件第12页浏览型号LXT351QE的Datasheet PDF文件第13页浏览型号LXT351QE的Datasheet PDF文件第14页  
LXT351 - T1 / E1短程收发器与晶体抖动衰减
表3中。
针#
LXT351信号说明
符号
I / O
1
描述
主时钟。
需要外部的,独立的时钟信号生成
内部时钟。对于T1应用中,一个1.544 MHz的时钟是必需的;为E1 ,
2.048 MHz的时钟。 MCLK必须是无抖动和具有精度更好
超过± 50ppm的为50 %的典型的占空比。当信号( LOS )的损失,
RCLK从MCLK获得。
传输时钟。
对于T1应用中,一个1.544 MHz的时钟是必需的;为
E1,一个2.048 MHz的时钟。该收发器的样品TPOS和TNEG的
下降沿
TCLK (或者MCLK ,如果TCLK不存在) 。
双极模式:
传输 - 正负。
TPOS和TNEG是积极的,
双极性输入对的消极面。数据要发送到的
双绞线线路被输入这些引脚。 TPOS / TNEG被采样到
TCLK下降的边缘(或MCLK ,如果TCLK不存在) 。
单极模式:
发送数据。
TDATA承载将要发送到单极数据
双绞线线和被采样在TCLK的下降沿。
发送插入逻辑错误。在
QRSS模式,
在一个低到高的转变
INSLER插入一个逻辑错误到QRSS传输数据模式。该
误差如下所述活性环回模式中的数据流。该LXT351
样品该引脚上TCLK (或MCLK的下降沿,如果TCLK不
存在) 。
发送插入双极冲突。
INSBPV被采样的下降沿
TCLK (或者MCLK ,如果TCLK不存在)来控制双极性违章
( BPV)等的发送数据流中插入。一种低到高的变化是
插入每个BPV要求。在
QRSS模式,
将BPV插入
发送QRSS格局。
地址锁存使能。
连接到英特尔微处理器的ALE信号
地址选通
连接到摩托罗拉微处理器的信号。
需要注意的是离开这个引脚悬空强制所有输出引脚为高阻抗
状态。
双极模式:
接收 - 正负。
RPOS和RNEG是积极的,
双极性输出,对消极的一面。从行数据恢复
接口是这些引脚上输出。 RNEG上的信号对应于收货
一个负脉冲RTIP / RRING 。在RPOS信号对应于
收据上RTIP / RRING一个正脉冲。 RNEG / RPOS是不报税表中
要归零( NRZ ) 。寄存器CR3的PLCKE位选择的时钟RCLK
沿时, RPOS / RNEG稳定和有效的。
单极模式:
接收双极冲突。
BPV变高,表明检测的
双极性违章从行。这是NRZ输出,上升沿有效。
RCLK的边缘。
接收数据。
RDATA是恢复数据的单极性归零码输出
线路接口。寄存器CR3的PLCKE位选择的时钟RCLK
沿时RDATA是稳定的,有效的。
接收恢复时钟。
从线路输入信号的时钟恢复
该引脚输出。下的LOS条件下,有一个平滑的过渡
从RCLK信号(从回收的数据导出的)的MCLK
信号在RCLK引脚。
PLCC
QFP
1
39
MCLK
DI
2
41
TCLK
DI
3
4
42
43
TPOS / TDATA /
INSLER
TNEG / INSBPV
DI
DI
5
2
ALE / AS
DI
6
7
3
4
RNEG / BPV
RPOS / RDATA
DO
DO
8
5
RCLK
DO
1. DI =数字输入; DO =数字输出; DI / O =数字输入/输出; AI =模拟输入; AO =模拟输出。
10
数据表