LXT974 / LXT975 - 快速以太网10/100四收发器
图6. MII数据接口
TX_CLKn
TX_ENn
TXD<3 ： 0>n
LXT974/975
TX_ERn
RX_CLKn
RX_DVn
RXD<3 ： 0>n
RX_ERn
CRSN
科隆
媒体访问
调节器
苹果
发送时钟
在LXT974 / 975是主时钟源进行数据传输。该LXT974 / 975自动
设置TX_CLK的速度相匹配的端口条件。如果端口速度为100 Mbps ， TX_CLK
被设定为25兆赫。如果端口工作在10Mbps ， TX_CLK为2.5兆赫。发送数据
和控制信号，必须始终同步由MAC来TX_CLK 。该LXT974 / 975
通常的样品上TX_CLK的上升沿这些信号。
然而，高级TX_CLK模式可通过设置MII寄存器位19.5 = 1 。在这种模式下，
在LXT974 / 975的样品上TX_CLK的下降沿发送数据和控制信号。
当根据MDIO控制操作中，用户可提前发送时钟相对于所述
TXD<3 ： 0>和TX_ER 。当选择超前TX_CLK模式时， LXT974 / 975时钟TXD
在TX_CLK的下降沿，而不是上升沿数据。该模式提供了一个增加
时序TXD ，对利润率相对TX_CLK 。高级TX_CLK模式时启用位19.5
= 1.
发送使能
该MAC必须断言TX_EN同时作为前同步码的第一个半字节，并且去断言TX_EN
后数据包的最后一位。
接收数据有效
该LXT974 / 975 RX_DV断言，当它接收到一个有效的数据包。时序的变化依赖于行
运行速度：
•
对于100TX和100FX环节， RX_DV从序言的前半断言到最后
半字节的数据分组的。
•
为10BT链接，整个前导码被截断。 RX_DV被认定与所述第一半字节
帧定界符开始（ SFD） “ 5D ”和保持有效，直到该分组的结束。
错误信号
每当LXT974 / 975从网络接收一个错误信号，便发出RX_ER和
在RXD引脚驱动器“ 1110” 。
当MAC断言TX_ER ，在LXT974 / 975驱动器“ H”符号就行了。
22
数据表
INTEL [ INTEL CORPORATION ]
