8XC52 54 58
DC特性
符号
V
OH1
（在工作条件） （续）
所有的参数值适用于所有的设备，除非另有说明
参数
输出高电压
（端口0的外部总线模式）
民
V
CC
b
0 3
V
CC
b
0 7
V
CC
b
1 5
I
IL
I
LI
I
TL
逻辑0输入电流
（端口1 2和3）
输入漏电流（端口0 ）
逻辑1到0的转换电流
（端口1 2和3）
广告
表达
RST下拉电阻
引脚电容
电源电流
主动模式
在12兆赫（图5）
在16兆赫
在24 MHz
在33兆赫（ 8XC5X -33 ）
空闲模式
在12兆赫（图5）
在16兆赫
在24 MHz
在33兆赫（ 8XC5X -33 ）
掉电模式
8XC5X-33
40
10
b
50
g
10
典型值
（注4 ）
最大
单位
V
V
V
mA
mA
测试条件
I
OH
E B
200
mA
I
OH
E B
3 2毫安
I
OH
E B
7 0毫安
V
IN
e
0 45V
V
IN
e
V
IL
或V
IH
b
650
b
750
mA
mA
KX
pF
V
IN
e
2V
RRST
CIO
I
CC
225
1兆赫25℃
（注3）
15
20
28
35
5
6
7
7
5
5
30
38
56
56
75
95
13 5
15
75
50
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
笔记
1容性负载端口0和2可能会导致上述0 4V噪声脉冲在V叠加
OL
ALE的s和
端口1,2和3的噪声是由于外部总线电容放电到P0口和P2口当这些引脚
从1变到0 。在应用中，电容性负载超过100pF的对这些信号中的噪声脉冲可以超过
0 8V可能需要来限定的ALE或其它信号与施密特触发器或CMOS电平的输入逻辑
2口的容性负载0和2的事业V
OH
在ALE和PSEN下降到低于0 9 V
CC
说明当
地址线稳定
3参见图6-9为测试条件最小V
CC
对于掉电为2V
4标准被基于样本的数量有限，并不能保证所列的值是在室温下
和5V
5在稳态（非瞬态）条件我
OL
必须从外部限制如下
10mA
我最大
OL
每个端口引脚
我最大
OL
每8位端口
端口0
26毫安
端口1 2和3
15毫安
71毫安
最大总I
OL
所有输出引脚
如果我
OL
超过了测试条件V
OL
可能超过相关指标不保证引脚吸收电流更大
比列出的测试条件
9
INTEL [ INTEL CORPORATION ]
