21152 PCI至PCI桥接器
10.2
二级时钟输出
在21152有五个二级时钟输出,
s_clk_o<4 : 0> ,
可以用来作为时钟输入,用于向上
四个外部次级总线设备和用于21152次级时钟输入。
该
s_clk_o
输出由来自
p_clk 。
该
s_clk_o
边从延迟
P_CLK
由边缘
最小值为0毫微秒,最大为5纳秒。之间的最大偏差
s_clk_o
边为500 ps的。
因此,在满足
P_CLK
和
S_CLK
要求说明
不超过2纳秒的
延迟允许辅助时钟蚀刻返回到设备辅助时钟输入。
使用二级时钟的规则是:
•
每个次级时钟输出被限制在一个负载。
•
必须将用于21152之一的次级时钟输出
S_CLK
输入。
•
英特尔建议使用蚀刻等量的电路板上的所有子钟,以
尽量减少它们之间的偏差,并为2纳秒的蚀刻的最大延迟时间。
•
英特尔建议终止或禁用未使用的辅助时钟输出,以降低功耗
耗散和系统中的噪声。
10.2.1
禁用未使用的辅助时钟输出
当不使用第二个时钟输出时,它们可以被单独禁止和驱动的高
写配置空间辅助时钟控制寄存器。
§§
2005年4月
96
21152 PCI至PCI桥接器
订单号: 278060 ,修订: 002US
数据表