8XC196KB 8XC196KB16
引脚说明
符号
V
CC
V
SS
V
REF
主电源电压（ 5V ）
数字电路接地（ 0V ）有多种V
SS
销的全部必须连接
参考电压为A D转换器（ 5V ）V
REF
也是在电源电压到模拟
AD转换器和用于读取端口0的逻辑的一部分必须连接用于AD
P0口的功能
参考地为AD转换器必须在名义上相同的电位被保持
V
SS
连接V
SS
和ANGND在芯片，以避免噪音问题
编程电压也会定时针从电源降压电路的回报
输入的内部时钟发生器的振荡器的反相器和
振荡器变频器的输出
内部时钟发生器输出CLKOUT的频率是
频率它具有50％的占空比
振荡器
名称和功能
ANGND
V
PP
XTAL1
XTAL2
CLKOUT
RESET
复位输入和开漏输出，从芯片输入低至少4倍的状态重置
该芯片随后从低到高的转变重新同步CLKOUT和一个开始
10状态时的复位过程
输入BUSWIDTH选择如果CCR位1是一个该引脚选择总线宽度的总线
发生周期中如果BUSWIDTH为1的16位的总线周期。如果BUSWIDTH是0的8位
发生周期如果CCR的比特1是0的总线始终是一个8位的总线
一个正跳变通过203EH载体
输出过程中读取外部存储器的高表示读操作的取指令和
输出低电平表示数据获取INST是有效的整个总线周期INST被激活
只有在外部存储器访问
输入存储器选择（外部访问） EA等于TTL -高的原因，内存访问
以地区2000H通过3FFFH定向到片上ROM OTPROM EA等于
TTL电低的原因访问到这些位置将被引导到片外存储器
地址锁存使能或地址有效输出选择CCR两个引脚选项提供
一个锁存器的地址数据总线解复用的地址。当该脚为ADV它去
非活性高，在总线周期的ALE ADV的端部中的外部存储器仅激活
访问
阅读输出到外部存储器RD信号仅在外部存储器中读取被激活
写和写低输出到外部存储器的选择由CCR WR会低
每一个外部写，而WRL将变低只对外部写在那里的，即使是字节
被写入WR WRL被写入只有在外部存储器启动
公交车有或写高位输出到外部存储器的选择由CCR BHE会
去低外部写入到数据总线WRH的高字节将变低为外部写
其中，奇字节是否被寻址BHE WRH在外部存储器只有被激活
写到
准备输入到延长外部存储器周期。如果该引脚为低电平之前的下降沿
CLKOUT的内存控制器将进入等待模式，直到下一个正跳变
CLKOUT的发生与READY高。当外部存储器不被使用就绪具有
保持无影响内部控制插入总线周期的等待状态的数目（未
准备好）在CCR可
投入到高速输入单元四恒指引脚可HSI恒生指数0 1 2 HSI恒生指数和3
他们两个人（HSI 2和3 HSI ）都与HSO单元共享
从高速输出单元六HSO引脚输出可用HSO 0 HSO 1 HSO 2
HSO 3 HSO 4和HSO 5 ，其中两人（ HSO 4和HSO 5 ）与恒指单位共享
BUSWIDTH
NMI
INST
EA
ALE ADV
RD
WR WRL
BHE WRH
准备
恒指
HSO
6
INTEL [ INTEL CORPORATION ]
