80C186EB 80C188EB 80L186EB 80L188EB
表3引脚说明
（续）
针
名字
DT ř
针
TYPE
O
输入
TYPE
产量
国
H（ Z）
R（ Z）
P（ X）
H（ Z）
R（ WH ）
P(1)
描述
发送数据接收
输出控制的一个方向
在缓冲系统中的双向缓冲器DT R是只
可用于PLCC封装
LOCK
输出表示该总线周期中是不
被打断的处理器将不服务等公交车
请求（如持有） ，而锁定启动该引脚
配置为弱举行的高投入，而树脂
主动，不能被拉低
HOLD
要求输入信号是一个外部总线主控
希望得到对本地总线的控制，处理器将
放弃指令之间的局部总线的控制权
边界不是由LOCK前缀空调
H(1)
R(0)
P(0)
持有确认
输出以指示该处理器
已经放弃了对本地总线的控制权当是HLDA
声明处理器将（或已经）浮动的数据总线
和控制信号，允许另一个总线主控驱动
直接信号
Numerics的协处理器选择
输出时，将产生
访问不提供NCS是在Numerics的协处理器
在QFP或SQFP包，这个信号不存在的
在80C188EB 80L188EB
错误
输入指示的最后Numerics的协处理器
操作导致的异常情况中断
TYPE 16 ，如果误差在采样产生积极
是不是开始提供一个Numerics的操作错误的
在QFP或SQFP包，该信号不存在
在80C188EB 80L188EB
协处理器的请求
信号，一个数据传送
外部Numerics的协处理器和内存之间的
未设置在QFP或SQFP未决PEREQ
包这个信号上不存在80C188EB
80L188EB
H(1)
R(1)
P(1)
上部片选
会去主动每当地址
一个存储器或IO总线周期内的地址的限制
由用户编程的复位后的UCS被配置成
积极0FFC00H之间的内存访问
0FFFFFH
更低的芯片选择
会去主动每当地址
内存总线周期内地址的限制
复位后由用户LCS编程是不活动的
这些引脚提供了多重功能，如果启用每个
销可以提供一个
通用芯片选择
输出将去
活性每当一个存储器或IO总线周期的地址
是在由用户编程的地址局限性
当不编程为片选引脚的每个可能
作为通用输出
PORT
作为一个输出端口
针销的值可以内部读
LOCK
O
HOLD
I
A（ L）
HLDA
O
NCS
（N C）
O
H(1)
R(1)
P(1)
A（ L）
错误
（N C）
I
PEREQ
（N C）
I
A（ L）
UCS
O
LCS
O
H(1)
R(1)
P(1)
H（X ）， H（1）
R(1)
P（ x） P（1）
P1 0
P1 1
P1 2
P1 3
P1 4
P1 5
P1 6
P1 7
GCS0
GCS1
GCS2
GCS3
GCS4
GCS5
GCS6
GCS7
O
记
括号中的引脚名称适用于80C188EB 80L188EB
12
12
INTEL [ INTEL CORPORATION ]
