HA- 4900 ， HA- 4902 ， HA- 4905
原理图
R
1
500Ω
PR
1
200kΩ
Q
1
Q
3
D
4B
D
4A
Q
4C
D
45
Q
7
Q
19
Q
4
Q
5
R
16
540Ω
+ IN
BIAS 1
Q
18
Q
17
Q
21
Q
22
D
35
-IN
Q
33
Q
34
Q
30
Q
20
Q
36
D
39
Q
37
Q
38
Q
28
R
9
4kΩ
R
10
4kΩ
Q
2
Q
11
R
2
13kΩ
Q
12
D
11A
R
3
1kΩ
Q
13
R
6
2.5kΩ
R
4
1kΩ
Q
14
R
7
2.5kΩ
R
5
360Ω
Q
15
Q
16
Q
26
Q
23
Q
24
Q
25
R
11
8kΩ
R
12
Q
29A
8kΩ
Q
29
D
29B
R
24
14kΩ
R
15
8kΩ
Q
10
R
20D
1kΩ
R
20C
1kΩ
R
20B
1kΩ
R
20A
1kΩ
R
21
1kΩ
M
N1
M
N3
M
N2
R
17
19kΩ
R
14
5kΩ
R
23
M
N5
100Ω
Q
31
R
22
100Ω
Q
32
OUT
M
N6
V
逻辑
+
V+
R
18
664Ω
BIAS 2
Q
9D
BIAS BIAS 3 4
D
9A
Q
9B
Q
9A
Q
9C
V
逻辑
-
M
N4
V-
四分之一ONLY
应用HA- 4900系列比较
供应连接
该装置与大多数的工作非常多才多艺
提供电源。施加于V +和V-的电压
终端确定所允许的输入信号范围内而
电压施加于V
L
+和V
L
- 确定输出
摆动。在系统中的双模拟电源可用，
这些将被连接到V +和V- ，而逻辑电源
并返回将被连接到V
逻辑
+和V
逻辑
- 。该
模拟和逻辑电源公共端可以连接在一起
在系统中的一个点中，由于比较器是免疫
噪声对逻辑电源地。负输出摆幅可
通过连接V获得
L
+地面和V
L
- 为负
供应量。双极性输出摆幅（ 15V
P-P
，最大值） ，可以得到
采用双电源供电。在系统中只有一个单一的逻辑电源
可用（ + 5V至15V ） ，V +和V
逻辑
+可以连接
一起到正电源，而V-和V
逻辑
- 是
接地。如果输入信号可摆动负相
V-端子，电阻器应串联连接
输入限制输入电流< 5毫安以来的CB结
输入晶体管将被正向偏置。
电源去耦
去耦与0.01μF的陶瓷电容器的所有电源线
到位于所述封装，以减少耦合靠近接地线
信道之间或从外部来源。
响应时间
快速上升时间（ <200ns ）几伏的输入脉冲
振幅可能会导致延迟时间略长于
这些说明了100mV的步骤。运行速度
通过限制最大差分输入电压优化
适用，电阻，二极管钳位网络。
典型应用
数据采集系统
在这个电路中的HA- 4900系列一起使用
A D到A转换器，形成一个简单的，多功能的，多渠道
模拟输入一个数据采集系统。在操作中
网络处理器首先发送一个地址到D到A ，然后是
处理器读取由所产生的数字字
比较器的输出。要执行一个简单的比较，
处理器设置为D到A到一个给定的参考电平，然后
检查一个或多个比较器的输出，以确定是否
其输入高于或低于参考。窗口
对比由两个这样的周期与参考2
由D设置为A ，以数字化的输入方法之一的水平会
是用于处理器递增为D到A中的步骤。对D
到A的地址，因为每个比较器的开关，是数字化
输入的电平。而stairstepping为D到A慢
比逐次逼近，所有通道都数字化
在一个楼梯的斜坡。
未使用的输入
未使用的比较器输入端的部分应该连接到一个
差分电压源，以防止输出“喋喋不休”。
相声
其他所有通道同时高频率运行
在包装物不会影响给定的输出逻辑状态
信道，其前提是它的差分输入电压是
足以限定一个给定的逻辑状态（ΔV
IN
≥ ±V
OS
） 。低
平或高阻抗输入线应该从被屏蔽
其它信号源，以减少串扰和干扰。
4
INTERSIL [ INTERSIL CORPORATION ]
