IS42S16400
概述
64MB的SDRAM是高速CMOS ，动态
随机存取存储器的设计在3.3V操作
含67,108,864位内存系统。国内
配置为四组的DRAM ，具有同步
界面。每个16777216位银行的组织结构4096
行，256列16位。
64MB的SDRAM包括自动刷新模式，
和节电，省电模式。所有的信号都
登记在时钟信号CLK的上升沿。
所有输入和输出都是LVTTL兼容。
64MB的SDRAM有能力同步爆
在高数据速率的自动列地址的数据
一代，有能力内部银行之间的交错
隐藏预充电时间和能力，以随机
在更改地址栏上的每个时钟周期
突发存取。
在突发年底启动自定时行预充电
序列可与自动预充电
ISSI
®
功能启用。同时访问一个预充电一家银行
其他三家银行将隐藏预充电周期，
提供无缝，高速随机存取操作。
SDRAM的读取和写入访问被爆导向出发
在选定的位置，并继续进行编程
在编程顺序位置号。该
激活命令的登记开始访问，
其次是读或写命令。在ACTIVE
命令与注册地址位结合
用于选择和行要访问（ BA0 ， BA1
选择银行; A0 -A11选择行） 。读或
在地址位一起写命令稳压
istered用于选择为起始列位置
突发的访问。
可编程的读或写突发长度由
1，2， 4 ，8个单元或整页，用一个脉冲串终止
选项。
功能框图
CLK
CKE
CS
RAS
CAS
WE
A11
DQM
命令
解码器
＆放大器;
时钟
发电机
DATA IN
卜FF器
16
16
模式
注册
11
刷新
调节器
I / O 0-15
自
刷新
调节器
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
11
数据输出
卜FF器
16
16
VCC / VCC
Q
GND / GNDQ
刷新
计数器
4096
4096
4096
4096
行解码器
多路复用器
记忆细胞
ARRAY
11
ROW
地址
LATCH
11
ROW
地址
卜FF器
BANK 0
SENSE AMP I / O GATE
COLUMN
地址锁存
8
256K
(x 16)
银行控制逻辑
串计数器
列解码器
COLUMN
地址缓冲器
8
2
集成的芯片解决方案，公司 - 1-800-379-4774
目标规范版本C
05/04/01
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
