IS61S6432
64K ×32同步
管道静态RAM
特点
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制，注册地址，数据和
控制
•奔腾™或线性突发序列控制使用
MODE INPUT
•三个芯片使简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
•通过ZZ输入断电控制
• JEDEC 100引脚TQFP和PQFP封装
• + 3.3V单电源供电
•两个时钟使能和一个时钟禁用
消除多个银行总线争
•在上电时控制引脚模式：
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GNDQ
或VCCQ改变他们的电状态
•工业应用温度
ISSI
描述
®
2001年6月
该
ISSI
IS61S6432是一种高速，低功耗
同步静态RAM设计为提供一个可破裂的，
性能高，为奔腾™二级缓存，
680X0 ™和PowerPC ™微处理器。它的组织结构
为65,536字由32位，与制作
ISSI
先进
CMOS技术。该器件集成了2位爆
计数器，高速SRAM的芯，和高驱动能力
输出变成一个单片电路。所有同步
输入通过一个正边沿控制寄存器
触发的单时钟输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从一个
到4个字节宽，由写控制输入控制。
单独的字节使能允许写入单个字节。
BW1
控制DQ1 - DQ8 ，
BW2
控制DQ9 - DQ16 ，
BW3
控制DQ17 - DQ24 ，
BW4
控制DQ25 - DQ32 ，
通过调节
BWE
为低。一个低电平
GW
输入会
导致所有字节写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部由IS61S6432和由受控
ADV
（突发地址提前）输入引脚。
异步信号包括输出使能（OE ），睡眠
模式输入（ZZ ） ，时钟（CLK）和突发模式输入（模式） 。
对ZZ引脚的高输入放SRAM在上电
关闭状态。当ZZ被拉低（或无连接） ，则
SRAM后正常的唤醒三个周期操作
期。低投入，即， GND
Q
，在MODE引脚选择
线性突发。 A V
CCQ
（或无连接）上的MODE引脚选择
交错突发。
快速访问时间
符号
t
KQ
t
KC
—
参数
CLK访问时间
周期
频率
-200
(1)
4
5
200
-166
5
6
166
-133
5
7.5
133
-117
5
8.5
117
-5
5
10
100
-6
6
12
83
-7
7
13
75
-8
8
15
66
单位
ns
ns
兆赫
注意：
1. ADVANCE仅供参考。
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 ©版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
启示录
B
06/28/01
1
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
