IS61SF12832
IS61SF12836
128K ×32 ， 128K ×36同步
FLOW-通过静态RAM
特点
•快速存取时间： 7.5纳秒， 8纳秒， 8.5纳秒， 10纳秒，
和12纳秒
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制，注册地址，数据
输入和控制信号
•奔腾™或线性突发序列控制
使用MODE输入
•三个芯片使简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
• JEDEC 100引脚TQFP和
119引脚PBGA封装
•单+ 3.3V + 10 ％， - 5 ％电源
•掉电贪睡模式
ISSI
®
2001年4月
描述
该
ISSI
IS61SF12832和IS61SF12836是高速
同步静态RAM设计为提供一个可破裂的，
对于高速网络的高性能存储器和
通信应用。它是作为131,072
由32位或36位的话，与制造
ISSI
先进
CMOS技术。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出到
一个单片电路。所有同步输入都会
通过由一个正边沿触发的控制寄存器
单时钟输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
4个字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制DQA ，
BW2
控制DQB ，
BW3
控制DQC ，
BW4
控制DQD ，通过调节
BWE
为低。一个低电平
on
GW
输入会引起将要写入的所有字节。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后一阵地址可以内部产生
和由受控
ADV
（突发地址提前）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。交错
当该引脚为高电平或悬空一阵实现。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
7.5
7.5
8.5
117
8
8
10
100
8.5
8.5
11
90
10
10
15
66
12
12
15
66
单位
ns
ns
兆赫
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 ©版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
