IS61SP6464
64K ×64同步
管道静态RAM
特点
•快速存取时间：
- 133 ， 117 ， 100 MHz的; 6纳秒（ 83 MHz）的;
7纳秒（ 75 MHz）的; 8纳秒（ 66兆赫）
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制，注册地址，数据和
控制
•奔腾™或线性突发序列控制
使用MODE输入
•五个芯片使简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
•通过ZZ输入断电控制
• JEDEC 128引脚TQFP 14毫米X 20毫米
包
• + 3.3V单电源供电
•在上电时控制引脚模式：
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GND
Q
或V
CCQ
改变自己的电状态
ISSI
®
2001年4月
描述
该
ISSI
IS61SP6464是一种高速，低功耗的同步的
知性静态RAM设计为提供一个可破裂的，高
性能，为的i486 ™ ，奔腾™二级缓存，
680X0 ™和PowerPC ™微处理器。它的组织结构
为65,536字64位，与制作
ISSI
先进
CMOS技术。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出到
一个单片电路。所有同步输入通过
由一个正边沿触发的单时钟控制寄存器
输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
8字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制I / 01 -I / O8 ，
BW2
控制I / O9 -I / O16 ，
BW3
CON-
trols I / O17 -I / O24 ，
BW4
控制I / O25 -I / O32 ，
BW5
控制
I/O33-I/O40,
BW6
控制I / O41 -I / O48 ，
BW7
控制I / O49-
I/O56,
BW8
控制I / O57 -I / O64 ，通过调节
BWE
存在
低。一个低电平
GW
输入会引起将要写入的所有字节。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后的脉冲串地址可以产生互
应受由IS61SP6464和由受控
ADV
（突发
地址提前）输入引脚。
异步信号包括输出使能（OE ） ，休眠模式
输入（ ZZ） ，和突发模式输入（模式） 。在高输入
ZZ脚放SRAM在掉电状态。当ZZ是
拉低（或无连接） ， SRAM的正常运行
之后的唤醒期间。低投入，即， GND
Q
， ON模式
引脚选择线性突发。 A V
CCQ
（或无连接）上的MODE
引脚选择交错突发。
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 ©版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
