ML145026 ， ML145027 ， ML145028
兰斯代尔
半导体，
公司
承认;一三元开放的ML145026编码器
解码为高电平（逻辑1） 。
DIN
数据输入（引脚9 ）
该引脚为串行数据输入到解码器。输入
电压必须在CMOS逻辑电平。信号源driv-
荷兰国际集团该引脚必须直流耦合。
R1，C1
电阻1 ，电容器1（管脚6,7）
如示于图2和图3中，这些引脚接受一个电阻和
电容器所使用，以确定是否一个窄脉冲，或
宽脉冲已经被接收。时间常数R1 X C1
应该被设置为1.72的编码器时钟周期：
R1 C1 = 3.95 RTC CTC
R2/C2
2电阻/电容2 （引脚10 ）
如示于图2和图3所示，该引脚接受一个电阻器和
电容器，用于检测所接收的两个端
字和一个传输的结束。时间常数R2 X C2
每应该是33.5编码器时钟周期（ 4数据期间
图11 ） ： R2 C2 = 77 RTC CTC 。这个时间常数用于
确定DIN引脚是否仍然很低四
数据周期（发送端） 。一个单独的芯片上的COM
parator着眼于电压相当于两个数据段（ 0.4
R 2 C 2 ），以检测内接收字之间的死区时间
的变速器。
VT
有效的传送输出（引脚11 ）
第二次后，该有效传输输出为高电平
编码序列的字以下条件时，
满意：
1.这两个词的接收地址匹配的地方
解编码器的地址，并
2.两个词的所接收的数据位都匹配。
VT仍然很高，直到不匹配收到或不
接收到用于四个数据段的输入信号。
VSS
负
动力
供应（引脚8）
最负电源电位。该引脚通常是
地面上。
VDD
正电源
供应（引脚16 ）
最阳性的电源引脚。
页面
8
19
www.lansdale.com
ISSUE 0
LANSDALE [ LANSDALE SEMICONDUCTOR INC. ]
