兰斯代尔
半导体，
公司
ML145155
ML145155
输出引脚
PDOUT
相位检测器输出（ PDIP ， SOG - 引脚6 ）
相位检测器的三态输出，用作环路误差
信号。双端输出，也可以来实现这个目的
姿势（见
φV
和
φR).
频率fv > FR或FV领导：负脉冲
频率fv < FR或FV滞后：正脉冲
频率FV = FR和同相：高阻抗
ANCE状态
φR ， φV
鉴相器B输出（ PDIP ， SOG - 引脚4,3）
这些相位检测器的输出可用于外部相结合
环路误差信号。单端输出也可用于
这个目的（请参见
PDOUT
).
如果频率fv大于FR或如果FV的相位是
领先的，那么错误信息是由FV提供脉冲低。
FR基本保持高位。
如果频率FV小于FR或如果FV的相位是
滞后，那么错误信息是由FR提供脉冲低。
FV基本保持高位。
如果FV = FR的次数都是同相的，则既
FV和FR居高不下，除了很小的时间近郊
外径时都输出低脉冲同相。
LD
锁定检测器（ PDIP - 8针， SOG - 引脚9 ）
的相同，当环路被锁定基本上高电平（ FR， FV
相位和频率）。 LD脉冲低电平时，环路失锁。
SW1，SW2
带开关输出（ PDIP - 销13,14 ; SOG - 引脚14 ， 15 ）
SW1和SW2锁提供漏极开路输出corre-
应的数据的比特数1和2 。这些输出可以
通过外部电阻的电压高达15 V的捆绑，
独立于VDD电源电压。这些都是典型的
使用带开关功能。逻辑1时，输出
呈高阻抗状态，而逻辑0使输出
放得低。
REFOUT
缓冲基准振荡器输出（ PDIP ， SOG - 引脚15 ）
片上参考振荡器或外部的缓冲输出
提供参考输入信号。
电源
VDD
正电源（ PDIP ， SOG - 引脚5 ）
电源的正极电位。该引脚可为
从+ 3〜 + 9 V相对于VSS 。
VSS
负电源（ PDIP ， SOG - 引脚7 ）
最负的电势。该引脚通常是
地面上。
典型应用
4.0兆赫
UHF / VHF
调谐器或
CATV
前端
MC120xx
预分频器
鳍
ML145155
φ
R
φ
V
–
+
1/2 MC1458 *
数据
CLK
ENB
键盘
CMOS
MPU / MCU
3
MC14489
LED显示屏
*本
φ
R和
φ
V输出被馈送到一个外部合成器/环路滤波器。看到锁相环 - 低通滤波器的设计页面
了解更多信息。该
φR
和
φV
输出摆幅轨到轨。因此，用户应
be
注意不要超过通用
在组合器/环路滤波器中使用的运算放大器的模输入范围。
图1.微处理器控制的TV / CATV调谐
系统
同
串行
接口
第11页共35
www.lansdale.com
发出
LANSDALE [ LANSDALE SEMICONDUCTOR INC. ]
