欢迎访问ic37.com |
会员登录 免费注册
发布采购

MACH110-15JC 参数 Datasheet PDF下载

MACH110-15JC图片预览
型号: MACH110-15JC
PDF下载: 下载PDF文件 查看货源
内容描述: 高密度EE CMOS可编程逻辑 [High-Density EE CMOS Programmable Logic]
分类和应用: 可编程逻辑器件输入元件时钟
文件页数/大小: 24 页 / 190 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号MACH110-15JC的Datasheet PDF文件第11页浏览型号MACH110-15JC的Datasheet PDF文件第12页浏览型号MACH110-15JC的Datasheet PDF文件第13页浏览型号MACH110-15JC的Datasheet PDF文件第14页浏览型号MACH110-15JC的Datasheet PDF文件第16页浏览型号MACH110-15JC的Datasheet PDF文件第17页浏览型号MACH110-15JC的Datasheet PDF文件第18页浏览型号MACH110-15JC的Datasheet PDF文件第19页  
SWITCHING WAVEFORMS  
Input, I/O, or  
VT  
Feedback  
tPD  
Combinatorial  
Output  
VT  
14127I-8  
Combinatorial Output  
Input, I/O, or  
Feedback  
Input, I/O,  
or Feed-  
back  
VT  
VT  
tH  
tS  
tSL  
tHL  
Gate  
VT  
VT  
Clock  
tCO  
tPDL  
tGO  
VT  
Latched  
Out  
Registered  
Output  
VT  
14127I-10  
14127I-9  
Registered Output  
Latched Output (MACH 2, 3, and 4)  
tWH  
Clock  
Gate  
VT  
tGWS  
tWL  
14127I-12  
14127I-11  
Clock Width  
Gate Width (MACH 2, 3, and 4)  
Registered  
Input  
VT  
Registered  
Input  
VT  
tSIR  
tHIR  
Input  
Register  
Clock  
Input  
Register  
Clock  
VT  
tICO  
VT  
tICS  
Combinatorial  
Output  
VT  
Output  
Register  
Clock  
VT  
14127I-13  
14127I-14  
Registered Input (MACH 2 and 4)  
Input Register to Output Register Setup  
(MACH 2 and 4)  
Notes:  
1. VT = 1.5 V.  
2. Input pulse amplitude 0 V to 3.0 V.  
3. Input rise and fall times 2 ns–4 ns typical.  
MACH110-12/15/20  
15