GAL18V10
高性能ê
2
CMOS PLD
通用阵列逻辑™
特点
•高性能ê
2
CMOS
®
技术
- 7.5 ns的最大传播延迟
- 最大频率= 111 MHz的
- 5.5 ns最大时钟输入到数据输出
- TTL兼容的16 mA输出
- UltraMOS
®
先进的CMOS技术
•低功耗CMOS
- 75毫安典型电流Icc
• ACTIVE PULL -UPS上的所有引脚
•电子电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
• TEN输出逻辑宏单元
- 使用标准22V10宏单元架构
- 最大的灵活性，复杂的逻辑设计
•预载和上电寄存器复位
- 100 ％的功能可测性
•应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
•用于识别电子签名
8
功能框图
I / CLK
RESET
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
8
OLMC
2
I
I / O / Q
可编程
与阵
(96X36)
8
OLMC
I / O / Q
I
10
OLMC
I / O / Q
10
OLMC
I
I / O / Q
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
描述
该GAL18V10 ，在7.5 ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，提供了非常灵活的20针
PLD 。 CMOS电路允许GAL18V10消耗要少得多
相比于它的双极型晶体管的功率。电子
2
技
术提供高速（ <100ms ）擦除时间，提供的能力
重新编程或快速而有效地重新配置设备。
通过建立在流行的22V10架构， GAL18V10
消除学习曲线通常使用一个新的关联
器件结构。通用架构提供了最高
通过允许输出逻辑宏单元设计的灵活性（ OLMC ）
以由用户来配置。该GAL18V10 OLMC是完全的COM
兼容与OLMC标准双极型和CMOS DE- 22V10
恶习。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
OLMC
I / O / Q
I
预设
引脚配置
DIP
PLCC
I
I
2
I
I
I
I
I
8
6
4
I / CLK的Vcc
20
18
I / O / Q
I / O / Q
I / CLK
I
I
I
I / O / Q
1
20
VCC
I / O / Q
GAL
18V10
5
15
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
GAL18V10
顶视图
16
I / O / Q
I / O / Q
I
I
I
I
I / O / Q
GND
14
9
11
13
I / O / Q
I / O / Q GND I / O / Q I / O / Q I / O / Q
10
11
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 681-0118 ; 1-888- ISP- PLDS ;传真（ 503 ） 681-3037 ; http://www.latticesemi.com
1997年7月
18v10_03
1
LATTICE [ LATTICE SEMICONDUCTOR ]
