稀土
导致-F GE
P A C K一纳秒
宾得嘞！
b
AVAILA
GAL20V8
高性能ê
2
CMOS PLD
通用阵列逻辑™
特点
•高性能ê
2
CMOS
®
技术
- 5 ns的最大传播延迟
- 最大频率= 166 MHz的
- 4 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
• 50 ％至75 ％降低功耗双极性
- 75毫安的Icc典型的低功耗器件
- 45毫安典型的Icc上季度电力设备
• ACTIVE PULL -UPS上的所有引脚
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•八个输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
- 可编程输出极性
- 还模拟24针PAL
®
与全功能设备/
熔丝图/参数的兼容性
•下载所有的寄存器和上电复位
- 100 ％的功能可测性
•应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
•用于识别电子签名
•无铅封装选项
功能框图
I / CLK
I
I
IMUX
CLK
8
OLMC
I
8
I
OLMC
I / O / Q
选择设备已经停产。
请参阅订购信息部分产品的地位。
I / O / Q
可编程
与阵
(64 X 40)
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
8
OLMC
I
8
I / O / Q
OE
I / O / Q
I
I
OLMC
I
IMUX
I / OE
描述
该GAL20V8C ，在5ns的最大传播延迟时间，COM的
bines高性能CMOS工艺与电Eras-
能（E
2
）浮栅技术，可提供最高速度
表现在PLD市场上。高速擦写次数
（ <100ms ）使得器件能够被快速有效重编程
计算好。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构的配置的一个重要的子集
系统蒸发散可能与GAL20V8是列出的PAL结构
在宏小区描述部分的表中。 GAL20V8器件
能够模拟任何一种PAL结构与充满
功能/熔丝图/参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在制造过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
引脚配置
DIP
PLCC
I / CLK
I / CLK
VCC
NC
I / O / Q
1
24
VCC
I
I
I
I / O / Q
I / O / Q
4
I
I
I
NC
I
I
I
11
12
9
7
5
2
28
26
25
I
I
I
I
I
I
I
I
GND
12
6
GAL
20V8
I / O / Q
I / O / Q
I / O / Q
I / O / Q
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I
13
I / OE
I
I
I
GAL20V8
顶视图
23
I / O / Q
NC
21
I / O / Q
I / O / Q
14
16
19
18
I / O / Q
I
I
GND
NC
I / OE
I
©2006莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2006年8月
20v8_07
1
LATTICE [ LATTICE SEMICONDUCTOR ]
