GAL20XV10
高速é
2
CMOS PLD
通用阵列逻辑™
特点
•高性能ê
2
CMOS
®
技术
- 10 ns最大传播延迟
- 最大频率为100 MHz的
- 7 ns最大时钟输入到数据输出
- TTL兼容的16 mA输出
- UltraMOS
®
先进的CMOS技术
• 50 ％至75 ％降低功耗双极性
- 90毫安最大电流Icc
- 75毫安典型电流Icc
• ACTIVE PULL -UPS上的所有引脚
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100毫秒）
- 20年的数据保存
• TEN输出逻辑宏单元
- 对所有输出异或门能力
- 全功能和参数兼容性
PAL12L10 ， 20L10 ， 20×10 ， 20X8年， 20X4
- 注册或组合使用极性
•下载所有的寄存器和上电复位
•应用程序包括：
- 高速计数器
- 图形处理
•比较
•用于识别电子签名
功能框图
I / CLK
4
OLMC
I / O / Q
I
4
OLMC
I
4
I / O / Q
I
OLMC
I / O / Q
可编程
与阵
(40 X 40)
4
OLMC
I
I / O / Q
4
OLMC
I
I / O / Q
I
4
OLMC
I / O / Q
I
4
OLMC
I / O / Q
I
4
OLMC
I / O / Q
I
4
OLMC
I / O / Q
I
4
OLMC
I / O / Q
描述
该GAL20XV10结合了高性能CMOS工艺
与电可擦除（E
2
）浮栅技术，可提供
最高速度异或PLD的在市场上买到。在
90毫安最大ICC（ 75毫安典型ICC） ，该GAL20XV10提供
相比于双极反大幅节省电力
件。 ê
2
CMOS技术提供高速（ <100ms ）擦除
次提供重新编程，重新配置或测试DE-的能力
虎钳快速，高效。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。在许多体系结构配置的一个重要的子集
口粮可能与GAL20XV10是PAL
®
架构
在本文档的宏蜂窝描述部分列出。该
GAL20XV10能够模拟PAL结构与
全功能和参数的兼容性。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在生产过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和功能 -
先进而精湛的所有GAL的产品。此外， 100擦除/写周期，
在超过20年的数据保存指定。
I / OE
引脚配置
DIP
PLCC
I / CLK
I / CLK
I / O / Q
VCC
I / O / Q
1
24
VCC
I / O / Q
I / O / Q
I
I
25
I / O / Q
I / O / Q
I
I
NC
4
I
I
I
NC
I
I
I
11
12
I
I
2
28
26
5
I
I
I
I
I
I
I
I
GND
12
6
GAL
20XV10
I / O / Q
I / O / Q
I / O / Q
7
GAL20XV10
顶视图
14
GND
NC
23
I / O / Q
NC
9
21
I / O / Q
I / O / Q
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
19
16
I / O / Q
I / OE
I / O / Q
18
I / O / Q
13
I / OE
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 681-0118 ; 1-888- ISP- PLDS ;传真（ 503 ） 681-3037 ; http://www.latticesemi.com
1997年7月
20xv10_02
1
LATTICE [ LATTICE SEMICONDUCTOR ]
