欢迎访问ic37.com |
会员登录 免费注册
发布采购

GAL20XV10B-20LP 参数 Datasheet PDF下载

GAL20XV10B-20LP图片预览
型号: GAL20XV10B-20LP
PDF下载: 下载PDF文件 查看货源
内容描述: 高速E2CMOS PLD通用阵列逻辑 [High-Speed E2CMOS PLD Generic Array Logic]
分类和应用: 可编程逻辑器件光电二极管输入元件时钟
文件页数/大小: 14 页 / 235 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号GAL20XV10B-20LP的Datasheet PDF文件第2页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第3页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第4页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第5页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第7页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第8页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第9页浏览型号GAL20XV10B-20LP的Datasheet PDF文件第10页  
特定网络阳离子
GAL20XV10
反馈模式
OE
D
Q
Q
XOR挂号配置
- SYN = 0 。
- AC0 = 0 。
- AC1 = 0 。
- 对引脚1专用CLK输入( 2 ) 。
- 在引脚13 ( 16 )专用OE输入。
CLK
D
XOR
Q
Q
CLK
挂号配置
- SYN = 0 。
- AC0 = 1 。
- AC1 = 0 。
- XOR = 1定义低电平有效输出。
- XOR = 0定义高电平输出。
- 对引脚1专用CLK输入( 2 ) 。
- OE由乘积项控制。
- 引脚13 (16)没有连接到这个组态
化。
OE
XOR组合配置
- SYN = 0 。
- AC0 = 0 。
- AC1 = 1 。
- 在引脚13 ( 16 )专用OE输入。
- 引脚1 ( 2 )未连接到该的配置
化。
XOR
组合配置
- SYN = 0 。
- AC0 = 1 。
- AC1 = 1 。
- XOR = 1定义低电平有效输出。
- XOR = 0定义高电平输出。
- OE由乘积项控制。
- 两个PIN1 ( 2 )和引脚13 ( 16 )不CON -
连接至该结构。
6