GAL6001
高性能ê
2
CMOS FPLA
通用阵列逻辑™
特点
•高性能ê
2
CMOS
®
技术
- 30ns的最大传播延迟
- 27MHz的最大频率
- 为12ns最大时钟到输出延迟
- TTL兼容16毫安输出
- UltraMOS
®
先进的CMOS技术
•低功耗CMOS
- 90毫安典型电流Icc
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•前所未有的功能密度
- 78 ×64 ×36 FPLA架构
- 10输出逻辑宏单元
- 8埋逻辑宏单元
- 20个输入和I / O逻辑宏单元
•高级设计灵活性
- 异步或同步时钟
- 独立的状态寄存器和输入时钟引脚
- 现有的24针PAL功能的超集
®
和FPLA设备
•应用程序包括：
- 排序
- 状态机控制
- 多个PLD器件集成
功能框图
ICLK
输入
时钟
2
输入
2-11
14
23
11
{
ILMC
RESET
IOLMC
和
产量
启用
14
D
E
23
OLMC
0
7
OR
D
BLMC
E
{
输出
14 - 23
OCLK
产量
时钟
宏单元名称
ILMC
BLMC
OLMC
输入逻辑MACROCELL
埋逻辑宏
输出逻辑宏单元
IOLMC I / O逻辑宏
引脚名称
I
0
- I
10
ICLK
OCLK
输入
输入时钟
输出时钟
I / O / Q
V
CC
GND
双向
电源（ +5 ）
地
描述
使用高性能ê CMOS技术，莱迪思
安森美半导体已经生产了新一代可编程
逻辑装置，所述GAL6001 。有一个FPLA建筑，已知
在状态机的设计以其卓越的灵活性， GAL6001
提供的功能集成性和灵活性的高度在24
销， 300密耳厚的包。
该GAL6001有10个可编程的输出逻辑宏单元
（ OLMC ）和8个可编程逻辑埋宏单元（ BLMC ） 。在
此外，还有10输入逻辑宏单元（ ILMC ）和10
I / O逻辑宏单元（ IOLMC ） 。提供了用于两个时钟输入
独立控制的输入和输出宏单元。
先进的功能，简化了编程并缩短测试时间，
再加上ê
2
CMOS可编程细胞，使100 ％ AC，DC ，
每个GAL6001期间可编程性和功能性测试
制造。这样一来，莱迪思半导体公司提供100％视野
可编程性和所有的GAL产品的功能。此外，
100擦除/写入周期和数据保留超过20年的
指定的。
2
引脚配置
PLCC
I / ICLK
I / ICLK
DIP
1
24
VCC
I / O / Q
I / O / Q
I
VCC
NC
I / O / Q
I / O / Q
I
I
I
25
I / O / Q
I / O / Q
I
4
I
I
I
NC
I
I
I
11
12
9
7
5
2
28
26
I
I
I
I
I
I
I
GND
12
6
GAL
6001
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
13
OCLK
GAL6001
顶视图
14
16
23
I / O / Q
NC
21
I / O / Q
I / O / Q
19
18
I / O / Q
I
I
OCLK
GND
NC
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年7月
6001_02
1
LATTICE [ LATTICE SEMICONDUCTOR ]
