GAL6002
高性能ê
2
CMOS FPLA
通用阵列逻辑™
特点
•高性能ê
2
CMOS
®
技术
- 15ns的最大传播延迟
- 75MHz的最大频率
- 6.5ns最大时钟到输出延迟
- TTL兼容16毫安输出
- UltraMOS
®
先进的CMOS技术
• ACTIVE PULL -UPS上的所有引脚
•低功耗CMOS
- 90毫安典型电流Icc
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
•前所未有的功能密度
- 78 ×64 ×36 FPLA架构
- 10输出逻辑宏单元
- 8埋逻辑宏单元
- 20个输入和I / O逻辑宏单元
•高级设计灵活性
- 异步或同步时钟
- 独立的状态寄存器和输入时钟引脚
- 现有的24针PAL功能的超集
®
和FPLA设备
•应用程序包括：
- 排序
- 状态机控制
- 多个PLD器件集成
14
功能框图
ICLK
输入
时钟
2
输入
2-11
14
23
11
{
ILMC
RESET
IOLMC
和
产量
启用
D
E
23
OLMC
0
7
OR
D
BLMC
E
{
输出
14 - 23
OCLK
产量
时钟
宏单元名称
ILMC
BLMC
OLMC
输入逻辑MACROCELL
埋逻辑宏
输出逻辑宏单元
IOLMC I / O逻辑宏
PINNAMES
I
0
- I
10
ICLK
OCLK
输入
输入时钟
输出时钟
I / O / Q
V
CC
GND
双向
电源（+ 5V）的
地
描述
有一个FPLA架构， GAL6002提供卓越
灵活的状态机的设计。该GAL6002提供最高
功能集成，灵活性和速度的程度目前
采用24引脚， 300mil的封装。 ê
2
CMOS技术提供
高速（ <100ms ）擦除时间，提供重新编程的能力
或快速而有效地重新配置设备。
该GAL6002有10个可编程的输出逻辑宏单元
（ OLMC ）和8个可编程逻辑埋宏单元（ BLMC ） 。在
此外，还有10输入逻辑宏单元（ ILMC ）和10
I / O逻辑宏单元（ IOLMC ） 。提供了用于两个时钟输入
独立控制的输入和输出宏单元。
独特的测试电路和可编程细胞允许完全的交流，
直流电，并且在生产过程中进行功能测试。其结果是，晶格
安森美半导体提供100％的现场可编程性和
所有GAL产品的功能。此外， 100擦除/写周期
并且在超过20年的数据保存指定。
引脚配置
PLCC
I / ICLK
I / ICLK
I / O / Q
I / O / Q
VCC
NC
DIP
1
24
VCC
I / O / Q
I
I
25
I / O / Q
I / O / Q
I
I
4
I
I
I
NC
I
I
I
11
12
9
7
5
2
28
26
I
I
I
I
I
I
I
I
GND
12
6
GAL
6002
18
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
13
OCLK
23
I / O / Q
NC
GAL6002
顶视图
14
16
21
I / O / Q
I / O / Q
19
18
I / O / Q
I
I
OCLK
GND
NC
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
1997年7月
6002_02
1
LATTICE [ LATTICE SEMICONDUCTOR ]
