特定网络阳离子
ispGAL22V10
ispGAL22V10
在系统可编程é
2
CMOS PLD
通用阵列逻辑™
特点
•在系统可编程™ （ 5 -V ONLY）
- 4线串行接口编程
- 最低万编程/擦除周期
- 内置在SDI引脚省去分立下拉
电阻上板（ ispGAL22V10C只）
•高性能ê
2
CMOS
®
技术
- 7.5 ns的最大传播延迟
- 最大频率= 111 MHz的
- 5 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
• ACTIVE和上拉的所有逻辑输入I / O引脚
•兼容标准22V10器件
- 全功能/熔丝图/参数兼容
与双极和CMOS 22V10设备
• E
2
电池技术
- 在系统可编程逻辑
- 100％测试/ 100 ％的收益率
- 高速电擦除（ <100ms ）
- 20年的数据保存
• TEN输出逻辑宏单元
- 最大的灵活性，复杂的逻辑设计
•应用程序包括：
- DMA控制
- 状态机控制
- 高速图形处理
- 软件驱动硬件配置
•用于识别电子签名
描述
引脚配置
该ispGAL22V10 ，在7.5ns最大传播延迟时间，
结合了高性能的CMOS工艺与电
可擦除（E
2
）浮栅技术，提供业界
首先在系统可编程22V10设备。 ê
2
技术OF-
FERS高速（ <100ms ）擦除时间，提供了重新的能力
编程或迅速而有效地重新配置设备。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元（ OLMC ）被配置
该用户。该ispGAL22V10完全功能/熔丝图/参数
与标准的双极和CMOS 22V10设备兼容。该
标准的PLCC封装提供了相同的功能引脚排列
标准22V10 PLCC封装，无连接的引脚是
用于ISP接口信号。
独特的测试电路和可编程细胞允许完成
交流，直流，并在制造过程中进行功能测试。其结果，
莱迪思半导体公司提供了100％的现场可编程性和
所有GAL产品的功能。此外，万擦除/写
周期和数据保留超过20年的指定。
I
I
I
模式
I
I
I
11 12
14
16
18 19
7
5
功能框图
RESET
I / CLK
8
OLMC
I / O / Q
I
10
I
12
OLMC
I / O / Q
I
OLMC
I / O / Q
可编程
与阵
(132X44)
I
14
OLMC
I / O / Q
I
16
OLMC
I / O / Q
I
16
OLMC
I / O / Q
I
14
OLMC
I
I / O / Q
12
I
OLMC
I / O / Q
I
10
OLMC
I / O / Q
I
SDO
SDI
模式
SCLK
程序设计
逻辑
8
OLMC
I / O / Q
预设
PLCC
I / CLK
SCLK
I / O / Q
I / O / Q
I
I
VCC
SSOP
4
2
28
26
25
I / O / Q
I / O / Q
SCLK
I / CLK
I
I
I
I
I
模式
I
I
I
I
I
GND
1
28
VCC
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
SDO
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I / O / Q
I
SDI
ispGAL22V10
顶视图
23
I / O / Q
SDO
7
ispGAL
22V10
22
顶视图
9
21
I / O / Q
I / O / Q
I / O / Q
14
15
I
I
GND
SDI
I
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
I / O / Q
I / O / Q
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 681-0118 ; 1-888- ISP- PLDS ;传真（ 503 ） 681-3037 ; http://www.latticesemi.com
1997年7月
isp22v10_02
1
LATTICE [ LATTICE SEMICONDUCTOR ]
